

MSSP SPI

É um protocolo de comunicação síncrono e full duplex entre um master e um ou mais slaves em alta velocidade.

FIGURE 15-4: SPI MASTER AND MULTIPLE SLAVE CONNECTION






FIGURE 15-5: SPI MASTER/SLAVE CONNECTION




Algumas características do modo SPI

- Master controla o clock
- Nenhum device pode ser somente um transmissor ou somente um receptor. Ambos possuem canais de SDI e SDO
- Quando um dado está sendo enviado, outro dado esta sendo recebido. Este dado pode ser um 0 quando a resposta não importa.
- Cada slave possui um pino SS decicado
- O pino SDI deve ter o TRIS correspondente setado
- O pino SDO deve ter o TRIS correspondente limpo
- O pino SCK (master) deve ter o TRIS correspondente limpo
- O pino SCK (slave) deve ter o TRIS correspondente setado
- O pino SS (slave) deve ter o TRIS correspondente setado
- O pino SS deve estar em 0 para o slave receber o dado.

FIGURE 15-1: MSSPx BLOCK DIAGRAM (SPI MODE)





O modo de operação é importante pois isso é padronizado no slave. Se for um dispositivo com datasheet, já estará escrito lá qual o modo de operação do dispositivo.

Modo SPI	СКР	CKE
Modo 0	0	0
Modo 1	0	1
Modo 2	1	0
Modo 3	1	1

Registradores

SSPSTAT

- SSPCON1
- SSPCON3
- SSPBUF
- SSPADD

Interrupção

O bit que habilida a interrupção é o SSPIE. O flag SSPIF é setado quando o os 8 bits da comunicação são recebidos com sucesso.

Alguns bits importantes

SSPCON1bits.WCOL → Bit de colisão de escrita. Qualquer escrita no registrador SSPBUF durante transmissão irá setar este bit. Deve ser limpo via software

SSPCON1bits.SSPOV → Overflow. Quando 8 bits chegam ao shift register com o bit SSPSTATbits.BF setado (ou quando SSPBUF não é lido anteriormente) este bit é setado