

Comment l'alignement de
l'architecture logicielle sur les
contraintes matérielles et le tuning
de l'environnement d'exécution
permettent-ils de transformer la
Java Virtual Machine en une
plateforme déterministe et
distribuée pour le trading haute
fréquence ?

Victorien GBAGUIDI

Organisme d'accueil : **Société Générale CIB**
Tuteur Pédagogique : **Khalid BELHAJJAME**
Maître d'apprentissage : **Olivier CHANTEFOIN**

Master 2 MIAGE SITN
Année Universitaire 2025–2026

Introduction

Dans l'écosystème financier contemporain, la vitesse n'est plus un simple avantage compétitif mais la condition essentielle de l'existence des acteurs de marché. Cette course effrénée à la vitesse a propulsé le trading haute fréquence au devant de la scène. Les décisions de vente et d'achat se prennent alors en quelques nanosecondes. Un élément crucial des systèmes financiers modernes est le **Order Matching Engine** qui fait correspondre des ordres d'achat à des ordres de vente pour exécuter une transaction. Une priorité selon le prix et le temps est alors effectuée. L'ordre d'achat le plus élevé pour un ordre de vente donné est priorisé, et à prix égal, l'ordre ayant été effectué en premier a la priorité. On voit alors de manière évidente les enjeux liés à la vitesse d'exécution.

Dans ce cadre, le C++ s'est imposé comme langage de programmation de référence pour ses possibilités d'optimisation bas niveau (gestion manuelle de la mémoire et interaction directe avec le matériel). À l'inverse, Java a mis du temps à trouver sa place au sein de l'univers de l'ultra faible latence. Son modèle de gestion automatique de la mémoire pilotée par le garbage collector crée des pauses imprévisibles qui augmentent fortement la latence dans les pires cas, une situation inacceptable pour les marchés financiers.

Une nouvelle philosophie propulsée par Martin Thompson, co-fondateur de LMAX, la mechanical sympathy propose que les performances d'un programme dépendent de la capacité du programmeur à le développer en s'alignant sur les contraintes matérielles du CPU et de la mémoire. Je vais dans ce mémoire explorer comment, en appliquant les concepts de mechanical sympathy, on peut transformer la JVM en environnement déterministe et à faible latence pour tirer partie du riche écosystème de Java tout en rivalisant avec les performances du C++ au niveau de la latence. La problématique sera donc : **Comment l'alignement de l'architecture logicielle sur les contraintes matérielles et le tuning de l'environnement d'exécution permettent-ils de transformer la Java Virtual Machine en une plateforme déterministe et distribuée pour le trading haute fréquence ?**

Pour répondre à cette problématique, mon plan s'articulera en deux parties :

- Un état de l'art : j'analyserai la hiérarchie des caches CPU, l'architecture NUMA, les obstacles internes de la JVM (Just In Time, Safepoints, Stop-the-World, ...) et nous étudierons les solutions industrielles telles que LMAX Disruptor, Aeron et Chronicle Software
- Une implémentation incrémentale d'un order matching engine : je détaillerai la construction de ma solution à travers dix jalons qui montrent l'évolution de la performance des différentes versions du matching engine en partant d'une base qui s'appuie sur des principes de programmation orientée objet puis nous appliqueront une architecture Zéro Garbage Collector et Data Oriented ainsi que des optimisations systèmes qui permet-

tront de montrer les gains apportés par l'application de la mechanical sympathy à notre problématique.

Mon intérêt pour ce sujet me vient de ma passion pour la programmation et je suis fermement convaincu qu'un véritable ingénieur logiciel doit maîtriser les concepts de mechanical sympathy par pure passion pour son métier. Au-delà de mon amour personnel de la programmation, je pense que ce mémoire est intéressant sur le plan professionnel car aujourd'hui, les problématiques de performance des programmes informatiques restent importantes économiquement dans les environnements financiers notamment où des millions d'ordres sont passé en une seconde, ce qui représente des millions d'euro échangés.

1 État de l'art — Le Mur de la Mémoire et les Limites du Logiciel

1.1 La physique de l'informatique appliquée à la programmation à faible latence

1.1.1 Les limites matérielles et les cycles CPU

Structure et type de RAM : Privilégier la SRAM (Static RAM), support physique des mémoires caches, à la DRAM (Dynamic RAM) permet de bénéficier d'un déterminisme temporel intrinsèque à sa structure à bascule qui s'affranchit des cycles de rafraîchissement de la DRAM. À l'inverse, cette dernière introduit un indéterminisme structurel : la nécessité de régénérer périodiquement la charge de ses condensateurs crée des fenêtres d'indisponibilité asynchrones, générant de la gigue sur le chemin critique du *matching engine*.

Dès lors, l'enjeu n'est plus seulement de minimiser la latence mais aussi de maximiser la localité spatiale et temporelle des structures de données du *matching engine* pour optimiser le hit rate (indicateur mesurant le taux de données récupérées depuis le cache sans devoir solliciter la DRAM). Nous limitons ainsi les accès à la mémoire principale, garantissant une exécution déterministe minimisant les cycles d'attente.

Les opérations en cache : La performance d'un *matching engine* dépend de l'accès aux données. Le tableau 1 illustre la hiérarchie des latences selon les chiffres de Drepper. Supposons un processeur qui a un cycle d'horloge de 0.25ns (i.e une fréquence de 4GHz), l'écart de performance entre un cache L1 (1ns) et la mémoire principale (60ns) met en évidence l'impact critique des *caches misses*. Une absence des informations au sein du cache impose un temps d'attente de 240 cycles durant lesquels le processeur demeure inactif.

Destination	Latence (Cycles CPU)
Registres	≤ 1
Cache L1d	~ 3
Cache L2	~ 14
Mémoire principale	~ 240

TABLE 1 – Hiérarchie des latences d'accès mémoire en cycles CPU

Cette disparité impose deux contraintes majeures pour le développement du *matching engine* :

- la densité informationnelle : l'usage d'objets Java standards introduit une surcharge mémoire via les en-têtes d'objets. Pour optimiser la probabilité de résidence des ordres dans la *cache line* (unité logique de 64 octets), des structures de données contiguës basées sur des types primitifs seront privilégiées.
- l'exploitation du *hardware prefetcher* : ce composant anticipe les besoins du processeur en chargeant les données futures basées sur la localité spatiale. Une organisation mémoire éparpillée (inhérente aux listes chaînées par exemple) neutralise ce mécanisme, forçant des accès répétés à la DRAM qui dégradent fortement les performances du *matching engine*

La compréhension de ces micro-mécanismes matériels révèle la volatilité extrême de la performance à l'échelle de la nanoseconde. Dès lors que l'exécution n'est plus linéaire mais rythmée par les cycles d'attente du processeur (*CPU stalls*), les outils de métrologie conventionnels deviennent insuffisants. Afin de valider l'efficacité de nos optimisations sur le chemin critique, il convient d'adopter une méthodologie de mesure rigoureuse, capable d'isoler les biais logiciels et de quantifier précisément la gigue du système.

1.1.2 Mesurer la performance

Pour mesurer la performance d'un programme, nous avons deux métriques fondamentales : le **throughput** (débit) qui désigne le volume d'opérations traitées par période de temps et la **latence** qui mesure le délai d'exécution d'une instruction isolée. Dans le cadre de ce mémoire, nous nous focaliserons sur la latence. En effet, la rentabilité d'un algorithme dépend de sa capacité à réagir à un signal de marché plus vite que ses concurrents.

Nous privilégierons le **Wall Clock Time** (temps réel écoulé) car il englobe l'intégralité des délais subis par le programme : accès mémoire, opérations d'entrée/sortie et la surcharge système (OS overhead). À l'inverse, le **CPU Time** sera considéré comme incomplet car il ignore les phases d'attente (comme les pauses du Garbage Collector ou les interruptions réseau) qui sont pourtant critiques en production.

De plus, nous rejeterons la latence moyenne au profit de l'analyse des percentiles et plus particulièrement la latence P99.995 qui indique que 99.995% des mesures auront une latence inférieure ou égale à la valeur seuil. En finance de marché, l'usage de la moyenne arithmétique serait une erreur méthodologique majeure car elle masque les valeurs aberrantes capables d'engendrer des pertes de plusieurs millions d'euros. Ce choix du P99.995 s'appuie sur les démonstrations de Gil Tene concernant les probabilités de subir les pires latences. Tene démontre que pour une session utilisateur standard, par exemple le chargement de cinq pages web impliquant chacune quarante ressources, la probabilité d'être exposé à au moins une occurrence dépassant le seuil P95 grimpe à 99,007%. Même au seuil P99.9, environ 18% des utilisateurs subissent encore ces pics de latence. Dès lors, pour garantir que plus de 99% des sessions de trading s'exécutent sans rencontrer de gigue majeure, il est mathématiquement impératif de viser le percentile P99.995. Cette métrique devient notre étalon pour quantifier le gain de performance réel entre chaque jalon de développement. Nous prendrons également soin de systématiquement mettre en évidence la latence maximale pour toujours avoir une vision sur le pire des cas et la limiter.

Enfin pour respecter la reproductibilité de nos mesures (critère essentiel d'un benchmark selon Hennessy et Patterson), nous utiliserons le framework ***Java Microbenchmark Harness (JMH)***. Cet outil, référence de l'industrie, permet d'isoler les biais de la JVM tels que l'élimination de code mort et de gérer le *warmup* (phase de compilation du programme en code natif au système). Il garantit que les gains observés entre nos différents jalons sont statistiquement significatifs. L'usage de JMH est d'autant plus critique qu'il permet de minimiser les biais d'omission coordonnée (*coordinated omission*). JMH inclut les pauses du système, là où un benchmark plus naïf ignorerait ces périodes d'inactivité.

1.2 La JVM face au déterminisme financier

L'efficacité du *matching engine* sur le chemin critique est également conditionnée par la gestion du cycle de vie des objets. L'utilisation de la mémoire conventionnelle de la JVM (*Heap*) expose le système aux pauses *Stop-The-World* (STW) du *Garbage Collector*. Ces interruptions, nécessaires à la récupération des objets non-référencés, introduisent un indéterminisme structurel majeur et une gigue imprévisible, incompatibles avec les enjeux de faible latence. L'industrie privilégie des structures de données *off-heap* ou, à défaut, des agrégats contigus de types primitifs permettant de réduire drastiquement la densité du graphe d'objets et la pression sur le collecteur.

De surcroît, cet abandon de la sémantique objet permet de s'affranchir du phénomène de *pointer chasing*. Dans une structure d'objets liés (telle qu'une liste chaînée), l'adresse de l'élément suivant n'est connue qu'au chargement complet de l'élément courant. Cela empêche toute anticipation et provoque des calages systématiques du pipeline (*stalls*). À l'inverse, un agencement contigu en mémoire permet au *hardware prefetcher* d'identifier un motif d'accès linéaire. Par

simple incrémentation de pointeur, le CPU peut alors anticiper les requêtes vers la DRAM et masquer la latence d'accès en pré-chargeant les données critiques dans les caches supérieurs.

1.2.1 L'illusion du temps continu : Stop-The-World et Safepoints

Dans ses travaux (*Understanding Java Garbage Collection*), Gil Tene démontre que l'intégralité des implémentations de collecteurs, y compris les versions dites « précises », introduisent des pauses inévitables. Le cycle de vie d'un collecteur repose sur trois opérations critiques :

- l'identification des objets vivants (objets utilisés par le programme)
- la récupération des ressources
- la relocalisation des données

Ces opérations peuvent être effectuées successivement (*Mark/Sweep/Compact Collector*) ou en une fois (*Copy Collector*). Pour les deux collecteurs, l'opération de relocalisation des données (par compactage ou par copie vers un nouvel espace mémoire) est la plus coûteuse. Si certaines phases peuvent être exécutées de manière concurrente, la phase de mouvement des objets (*Evacuation*) nécessite de mettre à jour l'intégralité des références, imposant un arrêt complet de l'application : le STW.

Selon les métriques de Tene, ces pauses peuvent atteindre une seconde par gigaoctet de tas (*heap*), créant une gigue massive totalement décorrélée de la logique métier. À l'échelle de la basse latence, une pause d'une seconde crée une gigue seize millions de fois supérieure à un accès DRAM, une éternité informatique qui rend la gestion automatique de la mémoire incompatible avec les exigences du HFT. D'après un sondage parmi les participants à la conférence de Tene le tas d'une application oscille généralement entre 1Go et 4Go.

Cette réalité physique impose à l'industrie HFT une stratégie de contournement radicale : la migration des données critiques vers des structures hors-tas (*off-heap*). En soustrayant le *matching engine* à la juridiction du *Garbage Collector*, l'objectif n'est pas seulement de réduire la durée des collectes, mais d'éliminer purement et simplement le risque d'indisponibilité asynchrone sur le chemin critique.

1.3 Vers une architecture *lock-free*

La programmation concurrente conventionnelle repose sur l'exclusion mutuelle (*mutex*) pour garantir l'intégrité des données. Ce modèle impose aux *threads* un accès séquentiel aux ressources via des verrous (*locks*), forçant les unités d'exécution concurrentes à l'inactivité. Comme l'illustre le tableau 2, l'impact de la synchronisation est dévastateur : pour cinq cent millions d'incrémentations d'un compteur, le passage d'un *thread* unique sans contrainte à une gestion avec verrous entre deux *threads* fait exploser le temps d'exécution de 300 ms

à 224 000 ms, soit un facteur supérieur à 700. Dès lors, pour atteindre des latences de l'ordre de la nanoseconde, le passage à une architecture *lock-free* devient impératif. L'enjeu technique consiste à maintenir la cohérence des données sans interrompre le flux du processeur. Pour répondre à cette problématique, l'équipe de LMAX a introduit le *Disruptor* : un *pattern* basé sur une structure de données circulaire et l'utilisation d'instructions atomiques de bas niveau (*Compare-And-Swap*), offrant une alternative haute performance aux files d'attente synchronisées traditionnelles.

Method	Time (ms)
Single thread	300
Single thread with lock	10 000
Two threads with lock	224 000
Single thread with CAS	5 700
Two threads with CAS	30 000
Single thread with volatile write	4 700

TABLE 2 – Analyse comparative du coût de la synchronisation (en ms)
Source : LMAX Disruptor : High performance alternative to bounded queues for exchanging data between concurrent threads

1.3.1 L'échec de la synchronisation standard : Le coût des verrous

Analyse de la contention - LMAX Disruptor Les travaux de l'équipe LMAX mettent en lumière une inefficacité structurelle des files d'attente (*queues*) classiques dans un modèle producteur-consommateur. Lorsque la vitesse de consommation excède celle de la production, la taille de la file tend vers zéro, provoquant une contention systématique sur les mêmes adresses mémoires (tête et queue de file). Ce phénomène impose l'usage de verrous, dont l'arbitrage par le noyau système génère une latence paradoxalement supérieure à celle d'un modèle strictement séquentiel.

En effet, l'utilisation d'un verrou délègue la gestion de la concurrence au système d'exploitation. Ce dernier est alors libre d'arbitrer l'exécution des threads, entraînant des changements de contexte coûteux. L'OS peut notamment suspendre des threads critiques au profit d'autres processus, provoquant une "pollution" des caches : les données utiles sont évincées pour laisser place à de nouvelles instructions, forçant les threads du système de trading à les recharger depuis la mémoire RAM. Cette rupture de la localité des données génère une instabilité de la latence (jitter) incompatible avec les exigences de haute performance.




FIGURE 1 – Contention de ressources sur une file d’attente

Par ailleurs, l’architecture des processeurs modernes complexifie le partage de données : chaque cœur dispose de ses propres caches L1 et L2. Lorsqu’un thread modifie une donnée partagée, les caches des autres cœurs ne sont plus à jour, déclenchant des mécanismes de cohérence coûteux qui dégradent les performances. Pour s’affranchir de ces limites matérielles et logicielles, LMAX a conçu le *Disruptor*, une structure de données optimisée pour la concurrence.




FIGURE 2 – Architecture d’un CPU à deux cœurs avec des caches distincts

1.3.2 Anatomie du Ring Buffer et du *pattern* "Lock-Free"

Le principe du Single-Writer et des Memory Barriers - LMAX Disruptor Afin de pallier les limitations induites par les verrous, l'équipe LMAX a conçu le *Disruptor*, une architecture dont le cœur est un *ring buffer* (tampon circulaire) implémenté sous forme de tableau contigu dont la taille est une puissance de 2, ce qui permet de substituer l'opérateur modulo par un masque binaire pour gérer l'indexation circulaire. Ce modèle repose sur une séparation stricte des responsabilités de gestion d'index. Dans une configuration simple, le producteur dispose de l'exclusivité d'écriture dans le tampon et incrémente son propre compteur de séquence pour signaler la disponibilité de nouvelles données.

De son côté, le consommateur accède aux données en lecture seule sans modifier l'état interne de la structure partagée. Il maintient son propre curseur qu'il compare, via une barrière de lecture, à celui du producteur ; cette vérification lui permet de déterminer instantanément le volume de données disponibles (batching). Réciproquement, le producteur surveille la progression du consommateur (mécanisme de *gating*) afin de s'assurer qu'il ne boucle pas sur l'anneau au point d'écraser des événements non encore traités. Cette coordination asymétrique permet une communication inter-threads totalement libre de verrous (lock-free).




FIGURE 3 – Anatomie du Disruptor autour d'un *ringbuffer* pour une architecture lock-free

- La pré-allocation de mémoire : Nous justifierons l'utilisation d'un tableau circulaire de taille puissance de 2, permettant d'allouer tous les objets au démarrage. Cette approche garantit un régime de Zero-Allocation et une indexation ultra-rapide par masquage binaire.
- Maîtrise de la cohérence de cache : Nous expliquerons comment le Disruptor remplace les verrous par des Memory Barriers (via le mot-clé volatile). En utilisant le protocole de cohérence de cache (MESI), nous montrerons comment les threads communiquent sans jamais bloquer l'exécution du CPU.

1.3.3 Optimisation de la localité : Padding et Data-Oriented Design

Élimination du *False Sharing* Le *false sharing* (partage factice) survient lorsque plusieurs *threads*, s'exécutant sur des cœurs distincts, accèdent à des variables différentes mais situées sur la même ligne de cache (généralement 64 octets). Bien que les variables soient logiquement indépendantes, toute modification de l'une entraîne l'invalidation de la ligne de cache entière pour les autres cœurs, provoquant une contention invisible et coûteuse.

Pour neutraliser ce phénomène, le *Disruptor* emploie la technique du *padding* : elle consiste à entourer les variables critiques (comme les compteurs de séquence) de variables factices afin d'isoler chaque donnée sur sa propre ligne de cache. Cette isolation garantit que le producteur et le consommateur travaillent sur des segments matériels distincts, préservant ainsi la localité des données et maximisant l'efficacité des caches L1 et L2.

1.4 L'OS et le Réseau : Les obstacles à la distribution

Au-delà de l'optimisation algorithmique, l'obtention d'une latence faible et déterministe se heurte à un obstacle externe : l'imprévisibilité du système d'exploitation (OS). En effet, l'ordonnanceur peut suspendre arbitrairement les *threads* critiques du *matching engine* au profit de tâches système. Ces changements de contexte (*context switches*) imposent un cycle coûteux : la mise en pause de l'unité d'exécution, l'éviction des données courantes du cache au profit de celles du nouveau processus, puis, lors de la reprise, le rechargement nécessaire des caches CPU. Ce mécanisme de "va-et-vient" détruit la localité des données et accroît considérablement la gigue (*jitter*) du programme.

Parallèlement au logiciel, le matériel intervient via les requêtes d'interruption (*Interrupt ReQuests* ou *IRQs*). Ces signaux forcent le processeur à suspendre instantanément le flux applicatif pour traiter des événements asynchrones, tels que l'arrivée de paquets réseau ou des accès disque, générant des pics de latence imprévisibles. La recherche d'une performance de l'ordre de la nanoseconde exige donc une stratégie d'isolation totale, visant à soustraire le moteur de trading à l'influence de l'ordonnanceur et des bruits système.

1.4.1 Configuration et exécution haute performance

Afin de résoudre les context switches imposés par l'ordonnanceur, une technique consiste à isoler chaque *thread* de l'application sur un cœur, c'est le *CPU pinning*. En veillant à ce qu'un seul *thread* soit présent par cœur, le CPU ne déclenche pas de changement de contexte. On veillera alors dans le chemin critique à ne jamais créer plus de *threads* que de cœurs CPU. Imaginons un CPU possédant huit cœurs, le *matching engine* possédera sept *threads*, afin de garantir que les sept *threads* critiques du moteur de *matching* ne subissent aucune préemption, l'isolation des cœurs est configurée au niveau du chargeur d'amorçage via la directive `isolcpus` au sein du fichier `/etc/default/grub` :

```
GRUB_CMDLINE_LINUX_DEFAULT="isolcpus=1,2,3,4,5,6,7_nohz_full  
=1,2,3,4,5,6,7"
```

Listing 1 – Configuration de l'isolation des cœurs dans GRUB

Note : Le huitième cœur est réservé à l'OS.

Une fois les ressources réservées, l'exécution du programme Java est réalisée en forçant l'affinité matérielle avec l'utilitaire `taskset`. Cette commande assure que la machine virtuelle Java (JVM) exploite exclusivement les segments de calcul isolés :

```
taskset -c 1-8 java -XX:+UseNUMA -cp . MonMatchingEngine
```

Listing 2 – Exécution avec affinité CPU et optimisation NUMA

L'option `-XX:+UseNUMA` complète ce dispositif en optimisant l'allocation mémoire selon la topologie physique du serveur, minimisant ainsi les cycles d'attente lors des accès à la mémoire vive (RAM).

1.4.2 Du Kernel Stack au Kernel Bypass : Vers le Zero-Copy réseau

Les limites de la pile réseau standard Dans les systèmes de trading à haute fréquence, la traversée de la pile réseau représente la partie prépondérante de la latence de bout en bout, dépassant souvent le temps d'exécution de la logique métier. Comme l'illustre le tableau 3, le temps de présence sur le lien (*serialization delay*) pour un paquet standard (MTU 1500B) passe de 120 000 ns en 100Base-T à seulement 1 200 ns en 10Gbps. À ce niveau de performance, le coût logiciel devient prohibitif : la pile réseau standard du noyau Linux impose une latence de traversée de l'ordre de plusieurs microsecondes. Dès lors, pour un message de 256 octets, le temps passé par le CPU à copier les données entre les domaines mémoire (du *Ring Buffer* de la NIC vers le *Kernel Buffer*, puis vers le *User Space*) excède mathématiquement le temps de traitement d'un ordre de bourse, souvent inférieur à 500 ns.

Le transit d'un paquet du fil vers l'application subit une cascade d'indirections. À la réception, la carte réseau (NIC) génère une interruption matérielle (IRQ),

Bande Passante	Débit	Temps de présence sur le lien (ns)
100Base-T	100 Mbps	120 000 ns
1000Base-T (1G)	1 Gbps	12 000 ns
10GBase-T	10 Gbps	1 200 ns
100GBase-T	100 Gbps	120 ns
400GBase-T	400 Gbps	30 ns

TABLE 3 – Temps de sérialisation par paquet (MTU 1500B) vs Budget CPU
- Source Low Latency High-speed Systems - The Kernel Bypass Approach Ijaz Ahmad

forçant le processeur à suspendre le *thread* applicatif pour exécuter le gestionnaire d'interruption du noyau. Ce mécanisme induit un double coût :

- *Cache Pollution* : le changement de contexte vers le mode noyau évince les lignes de cache dédiées à la logique métier, provoquant un besoin de les recharger à chaque retour au *thread* métier
- *Data Copying* : le paquet est copié du tampon de la NIC vers le *kernel space*




FIGURE 4 – Flux de réception des paquets via le Kernel - Source : Low Latency High-speed Systems - The Kernel Bypass Approach Ijaz Ahmad




FIGURE 5 – Représentation d’un flux de réception de paquets avec kernel bypass
- Source : Low Latency High-speed Systems - The Kernel Bypass Approach Ijaz Ahmad

La révolution du Kernel Bypass et le modèle Zero-Copy : La *Kernel Bypass* (via DPDK ou des piles propriétaires comme Solarflare Onload) court-circuite intégralement la couche logicielle de l’OS. La carte réseau écrit les données directement dans une zone mémoire partagée, accessible par l’application en mode utilisateur. L’impact de cette approche est triple :

- Le thread dédié au réseau est épinglé (*pinned*) sur un cœur CPU isolé et scrute en permanence les descripteurs de réception de la NIC. On élimine ainsi 100% des interruptions et des changements de contexte.
- L’application gère elle-même les couches de transport (ex : pile TCP/UDP en espace utilisateur), ce qui permet de pré-allouer des buffers et d’éviter toute allocation dynamique sur le chemin critique.
- En alignant ces buffers sur les frontières des lignes de cache (64 octets), le *matching engine* peut consommer le message dès sa réception sans aucun cycle d’horloge gâché par une copie intermédiaire.

Cette approche transforme l’interface I/O réseau en un simple accès mémoire, réduisant la gigue logicielle.

1.4.3 Optimisation des messages : Simple Binary Encoding (SBE)

Le passage d’un protocole textuel (FIX, JSON) ou binaire à structure variable (Google Protocol Buffers) vers SBE répond à une exigence de déterminisme à la nanoseconde.

- **Élimination du coût de parsing et de l’allocation :** La transformation de flux ASCII en objets Java (ex : `String` ou `Double`) est une hérésie en basse latence. Elle déclenche des allocations sur le *heap*, augmentant la pression sur le *Garbage Collector* et générant des pauses *Stop-The-World*. SBE adopte une approche *Allocation-Free* : les données sont lues

directement depuis des *DirectBuffers* (souvent mappés via *Agrona*), sans instantiation d'objets intermédiaires.

- **Philosophie Copy-Free et accès séquentiel** : Le design de SBE repose sur le principe de l'accès *streaming*. Contrairement aux protocoles nécessitant un *backtracking* ou des indirections pour accéder aux champs variables, SBE impose que les champs à longueur variable (comme les chaînes de caractères) soient placés en fin de message. Cette contrainte garantit que le processeur accède à la mémoire de manière strictement séquentielle. Cette linéarité est optimale pour le **L1 Data Prefetcher**. Le CPU anticipe le chargement des prochaines *cache lines* (64 octets) dans le cache L1 avant même que le code ne les sollicite, évitant ainsi des cycles d'attente (*stalls*) de pipeline.
- **Alignement matériel et efficacité des registres** : SBE permet un alignement strict des données sur les frontières de mots machines (typiquement 8 octets). Un champ non aligné (ex : un `long` à cheval sur deux lignes de cache) force le processeur à effectuer deux accès mémoire et des opérations de masquage bitwise pour reconstruire la donnée. En utilisant l'encodage natif, SBE permet au compilateur JIT de générer des instructions d'assemblage équivalentes à un cast de structure C. Le décodage d'un champ devient alors une simple instruction `MOV` entre la mémoire et un registre CPU, s'exécutant en environ 25 ns, contre plus de 1000 ns pour des protocoles comme GPB.
- **Déterminisme et Safepoints** : La simplicité du code généré par les stubs SBE (méthodes courtes et *fluent*) facilite l'inlining par le compilateur C2 de la JVM. Cela réduit la présence de *Safepoint checks* au milieu du décodage, garantissant que le chemin critique du *matching engine* n'est pas interrompu par une gestion interne de la machine virtuelle.

1.5 Analyse Comparative des Solutions Industrielles

Cette section synthétise les stratégies de pointe adoptées par les leaders de l'industrie (LMAX, Chronicle, QuestDB) pour transformer les contraintes physiques et logicielles étudiées précédemment en avantages compétitifs.

Références :

- Lawrey, P. (2017). Chronicle Software : Low Latency Microservices
- Documentation technique d'Aeron Messaging

1.5.1 Agrona et la gestion de la mémoire "Off-Heap"

Nous analyserons comment la bibliothèque Agrona permet de s'affranchir des limites de la gestion mémoire standard de la JVM.

- Manipulation directe des buffers : Nous détaillerons l'usage des `DirectBuffer` et `UnsafeBuffer` qui permettent de lire et d'écrire directement dans la mémoire native, hors du contrôle du Garbage Collector. Cette approche

élimine totalement les pauses STW liées au nettoyage des objets temporaires.

- Collections primitives et évitement de l'Autoboxing : Nous montrerons comment Agrona remplace les collections Java standards par des structures (ex : `Int2ObjectHashMap`) conçues pour manipuler des types primitifs, supprimant ainsi l'overhead mémoire des objets wrappers (`Integer`, `Long`).

1.5.2 Chronicle Software : Persistance et Communication Inter-Processus (IPC)

La fin du paradigme réseau traditionnel - Lawrey (2017) Nous étudierons l'approche de Chronicle Software qui permet à deux processus Java de partager le même segment de RAM physique via le noyau pour s'affranchir de la latence au niveau des communications réseau.

- L'exploitation des Memory Mapped Files : Nous expliquerons le fonctionnement des fichiers mappés en mémoire (`MappedByteBuffer`). En permettant à deux processus Java de partager le même segment de RAM physique via le noyau, Chronicle atteint des latences de communication inférieures à la microseconde, surpassant largement les sockets TCP/UDP.
- Déterminisme et Auditabilité : Nous soulignerons l'avantage majeur de cette architecture : la persistance native. La persistance est assurée de manière transparente par le noyau via le mécanisme de Page Cache, permettant une écriture asynchrone sur disque sans bloquer le thread critique.

1.5.3 QuestDB et l'organisation orientée colonnes

Du modèle Objet au Data-Oriented Design Nous introduirons la transition entre la programmation orientée objet classique et le design orienté données.

- Array of Structures (AoS) vs Structure of Arrays (SoA) : Nous comparerons le modèle classique (un tableau d'objets Order éparpillés) au modèle optimisé (des tableaux de primitifs long[] contigus).
- Impact sur le Prefetcher : Nous prouverons que seule la structure contiguë permet au Hardware Prefetcher du CPU d'anticiper les lectures, réduisant les cache misses lors du parcours du carnet d'ordres.

Nous ferons le lien avec le Data-Oriented Design(DOD) à travers l'exemple du moteur de stockage QuestDB.

- Le stockage en colonnes (Column-based) : Nous expliquerons pourquoi regrouper les données par type (tous les prix ensemble, toutes les quantités ensemble) est supérieur au stockage par ligne pour le calcul intensif. Cette organisation maximise le taux de Cache Hit en permettant au CPU de traiter des vecteurs de données contigus.

- Alignement et Vectorisation : Nous montrerons comment cette structure facilite l'utilisation des instructions SIMD (Single Instruction, Multiple Data) du processeur, permettant de traiter plusieurs ordres en un seul cycle d'horloge.

1.5.4 Synthèse vers une approche "Zero-GC / Bit-Packed"

En conclusion de cet état de l'art, nous définirons l'approche hybride retenue pour notre projet :

- **La stratégie Zero-GC** : En combinant les DirectBuffers d'Agrona et les principes de pré-allocation du Disruptor, nous viserons une exécution où aucun objet n'est instancié sur le chemin critique. Cette approche élimine non seulement les pauses du Garbage Collector, mais supprime également la surcharge mémoire liée aux en-têtes d'objets Java (Object Headers).
- **L'optimisation par "Bit-Packing"** : Pour surpasser les structures de données classiques, nous introduirons le concept de compression binaire. En compactant les informations essentielles (ID, prix, quantité) au sein de types primitifs long via des opérations de décalage (bit-shifting), nous réduirons l'empreinte mémoire au minimum. Cette densité maximale vise à maintenir les niveaux de prix les plus actifs au sein du cache L1 du processeur, minimisant ainsi les cycles d'attente lors de l'accès à la mémoire vive.

Bibliography

- [1] Ulrich Drepper. What Every Programmer Should Know About Memory, 2007
- [2] Jhon L. Hennessy, David A. Patterson Computer Architecture : A Quantitative Approach, 2017
- [3] Benjamin J. Evans. Optimizing Java : Practical techniques for improving JVM application performance, 2018
- [4] Tene Gil. Understanding Java Garbage Collection, 2015
- [5] Tene Gil. How not to measure latency, 2015
- [6] Thompson Martin, et al. Disruptor : High performance alternative to bounded queues for exchanging data between concurrent threads, 2011
- [7] Trisha Gee et Mike Barker, Understanding the Disruptor, a Beginner's Guide to Hardcore Concurrency
- [8] Trisha Gee, Dissecting the Disruptor : Why it's so fast (part two) – Magic cache line padding
- [9] Brendan Gregg. Systems Performance, 2020
- [10] FIX Trading Community. Simple Binary Encoding Specification, 2019
- [11] Lawrey Peter. Chronicle Software : Low Latency Microservices, 2017
- [12] Documentation technique d'Aeron Messaging
- [13] Shipilëv Aleksey. Java Object Layout (JOL)
- [14] Shipilëv Aleksey. Java Objects Inside Out
- [15] Documentation. OpenJDK
- [16] Aeron : Efficient Reliable UDP Unicast and Multicast Messaging.
- [17] Documentation officielle de Java NIO (New I/O)
- [18] Documentation sun.misc.Unsafe
- [19] Shipilëv Aleksey. Java Microbenchmark Harness (JMH)