

ENUNCIADO

O trabalho 2 é o desenvolvimento de um simulador (qualquer linguagem) para o suporte multithreading SMT, IMT e BMT. Os suportes IMT e BMT devem ser feitos tanto para arquitetura escalar quanto superescalar. Uma arquitetura de referência sem suporte deve ser feita para escalar e superescalar. Importante considerar efeitos de dependência de dados, conflitos de recursos e controle para elaboração do simulador.

Considerem instruções **RISC-V** fins de ilustração em simulação.

O simulador deve apresentar **métricas de desempenho**, tais como: IPC, quantidade de ciclos gastos, quantidade de ciclos de bolha, etc.

A apresentação do trabalho deve conter explicação sobre as instruções RISC-V, apresentação das simulações e comparações de desempenho.

- Referências:
 - Computer Organization and Design, the Hardware/Software Interface, RISC-V Edition. David Patterson and John Hennessy.
 - Conjunto de instruções RISC-V.
 - [Guia Prático RISC-V: Atlas de uma Arquitetura](#), David Patterson and Andrew Waterman.
 - Arquitetura de Computadores, Uma Abordagem Quantitativa, John Hennessy e David Patterson.
 - Superescalaridade e algoritmo de Tomasulo.
 - Slides de aula.