

2022/1 CCT ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES

Painel / Meus cursos / Departamento de Ciência da Computação / Bacharelado em Ciência da Computação / 2022/1 CC / 2022/1_CCT_CCI192-04U_AOC0004 / Semana 14 / Atividade 06 (7.1-7.4) até 4ª 13/07







	Correto Notas para este envio: 2,00/2,00.
Questão 4 Correto Atingiu 0,80 de 1,00	Considere uma cache mapeada diretamente com 64 blocos, cada bloco com 16 bytes. Para qual número de bloco dessa cache o endereço 1200 ₁₀ (referenciando byte) será mapeado? a. Será mapeado para o bloco 64. b. Será mapeado para o bloco 75. c. Será mapeado para o bloco 11.
	© e. Não será mapeado nesta cache Sua resposta está correta. A resposta correta é: Será mapeado para o bloco 11. Correto Notas para o envio: 1,00/1,00. De acordo com as tentativas anteriores 0,80/1,00.
Questão 5 Correto Atingiu 1,00 de 1,00 Marcar questão	Quantas vias existem em uma cache com capacidade total de 256 bytes e blocos de 16 bytes que utiliza 2 bits para tag em uma máquina com endereçamento de 8 bits? Considere que o número de conjuntos deve ser uma potência de 2. a. 1 via b. 8 vias c. 16 vias d. 2 vias e. 4 vias
	Sua resposta está correta. A resposta correta é: 4 vias Correto Notas para este envio: 1,00/1,00.
Questão 6 Correto Atingiu 0,80 de 1,00	Assinale as alternativas verdadeiras com relação às tecnologias de memória e suas aplicações.

♥ Marcar questão		i <mark>pós a tentativa ser iniciada.</mark> a bit é preservado desde que a alimentaç de memória é usado para compor a mem		essitando de reforço periódico (refres	h). Nos 🗸
	d. Memórias SDRAM têm un	na interface síncrona; isto significa que a	operações são sincroniz	adas com um sinal de relógio.	~
	 e. Memória DRAM é um tipo de memória RAM onde cada bit é armazenado em um circuito composto de 6 transistores, cuja carga deve ser periodicamente reforçada (refresh), mesmo que a sua alimentação seja mantida. 				
	Sua resposta está correta.				
	As respostas corretas são: Nas memórias SRAM cada bit é preservado desde que a alimentação seja mantida, não necessitando de reforço periódico (refresh). Nos computadores, este tipo de memória é usado para compor a memória cache nível 1 (L1)., Memórias SDRAM têm uma interface síncrona; isto significa que as operações são sincronizadas com um sinal de relógio.				
	Correto Notas para o envio: 1,00/1,00. De acord	o com as tentativas anteriores 0,80/1,00 .			
				Т	erminar revisão
	t-7.3: LRU, Caches multinível e Coerência de Cache	Seguir para	\$	Handout-7.4: Construção de N	lemórias ►

Você acessou como <u>VICTOR EDUARDO REQUIA</u> (<u>Sair</u>) 2022/1 CCT CCI192-04U AOC0004 Resumo de retenção de dados Obter o aplicativo para dispositivos móveis