
2022/1 CCT ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES

Painel / Meus cursos / Departamento de Ciência da Computação / Bacharelado em Ciência da Computação / 2022/1 CC / 2022/1_CCT_CCI192-04U_AOC0004 / Semana 16 / Revisão (até 17/07)



	○ d. 300ps ⊚ e. 1150ps	~
	Sua resposta está correta. A resposta correta é: 1150ps Correto Notas para este envio: 0,50/0,50.	
Questão 3 Correto Atingiu 0,50 de 0,50 Marcar questão	Qual a Latência de uma instrução LW em uma versão com pipeline ? a. 300ps b. 200ps c. 150ps	
	© d. 1500ps O e. 1150ps	~
	Sua resposta está correta. A resposta correta é: 1500ps Correto Notas para este envio: 0,50/0,50.	
Questão 4 Correto Atingiu 0,50 de 0,50	Qual a Latência de uma instrução LW em uma versão sem pipeline? a. 300ps b. 1150ps c. 200ps d. 150ps e. 1500ps	•
	Sua resposta está correta. A resposta correta é: 1150ps Correto Notas para este envio: 0,50/0,50.	
Questão 5	So você pudosso dividir dele dostos estágios em deis po versão com ninclino qual seria e melhas esculho e qual seria e povo tombo de electros	-2

	De voce pudesse dividir dois destes estagios em dois na versão com pipeline, quai sena a memor escoma e quai sena o novo tempo de cioca:	
Correto		
Atingiu 0,50 de 0,50	Selecione três alternativas.	
⟨™ Marcar questão	☑ a. MEM	~
	□ b. 850ps	
	☑ c. 200ps	~
	□ d. IF	
	□ e. WB	
	☐ f. EX	
	☑ g. ID	~
	☐ h. 300ps	
	□ i. 170ps	
	□ j. 150ps	
	Sua resposta está correta.	
	As respostas corretas são: 200ps, ID, MEM	
	Сопето	
	Notas para este envio: 0,50/0,50.	
Questão 6	Considerando o programa MIPS abaixo executado em um pipeline de 5 estágios (IF, ID, EX, MEM, WB):	
Correto	01: loop:	
Atingiu 1,40 de 2,00	02: sll \$t0,\$s3,2	
₹ Marcar	03: add \$t0,\$t0,\$s6	
questão	04: lw \$t1,0(\$t0)	
	05: bne \$t1,\$s5,saida	
	06: add \$s3, \$s3, 1	
	07: j loop	
	08: saida:	
	09: addi \$t1, \$s5, 10	
	10: sw \$t1,0(\$t0)	
	Assinale todas as alternativas corretas:	
	a. Na linha 03 há um Harzard de Dados que pode ser resolvido somente com forwarding	~
	☐ b. Na linha 03 há um Harzard de Dados que deve ser resolvido com um stall e com forwarding	
	c. Na linha 03 há um Harzard de Dados que deve ser resolvido com dois stalls e com forwarding	

🗹 d. Na linha 04 há um Harzard de Dados que pode ser resolvido somente com forwarding

	Na linha 04 há um Harrand do Dados que deus ser resolvido com um stall o com feruardina	
е.	Na linha 04 há um Harzard de Dados que deve ser resolvido com um stall e com forwarding	
☑ f.	A linha 05 gera um Harzard de Controle	~
g.	Na linha 05 há um Harzard de Dados que pode ser resolvido somente com forwarding	
h.	Na linha 05 há um Harzard de Dados que deve ser resolvido com um stall e com forwarding	~
□ i.	Na linha 06 há um Harzard de Dados que pode ser resolvido somente com forwarding	
j.	Na linha 06 há um Harzard de Dados deve ser resolvido com um stall e com forwarding	
k.	Na linha 06 há um Harzard de Dados deve ser resolvido com dois stalls e com forwarding	
□ 1.	A linha 07 gera um Harzard de Controle	
o m	Na linha 09 há um Harzard de Dados que pode ser resolvido somente com forwarding	
□ n.	Na linha 09 há um Harzard de Dados deve ser resolvido com um stall e com forwarding	
o.	Na linha 09 há um Harzard de Dados deve ser resolvido com dois stalls e com forwarding	
p.	Na linha 10 há um Harzard de Dados que pode ser resolvido somente com forwarding	*
_ q.	Na linha 10 há um Harzard de Dados que deve ser resolvido com um stall e com forwarding	
r.	Na linha 10 há um Harzard de Dados que deve ser resolvido com dois stalls e com forwarding	

Sua resposta está correta.

As respostas corretas são: Na linha 03 há um Harzard de Dados que pode ser resolvido somente com forwarding, Na linha 04 há um Harzard de Dados que pode ser resolvido somente com forwarding, A linha 05 gera um Harzard de Controle, Na linha 05 há um Harzard de Dados que deve ser resolvido com um stall e com forwarding, Na linha 10 há um Harzard de Dados que pode ser resolvido somente com forwarding

Correto

Notas para o envio: 2,00/2,00. De acordo com as tentativas anteriores 1,40/2,00.

Questão **7**Correto
Atingiu 0,80 de 1,00

questão

No MIPS, exceção e interrupção são definidos como:

Exceção: Algum evento interno inesperado que ocorreu dentro do processador
Interrupção: Algum evento inesperado gerado externamente

Classifique os eventos abaixo em Exceção ou Interrupção conforme a definição do MIPS

Requisição de um dispositivo de E/S

Overflow em uma operação aritmética

Exceção

Interrupção

Literrupção

Sua resposta está correta.

A resposta correta é: Requisição de um dispositivo de E/S → Interrupção, Overflow em uma operação aritmética → Exceção, Utilizar uma instrução não definida → Interrupção.

Correto

Notas para o envio: 1,00/1,00. De acordo com as tentativas anteriores 0,80/1,00.

Questão 8
Correto

Atingiu 0,50 de 0,50

Marcar questão O conjunto de instruções do MIPS é um exemplo de RISC.

Escolha uma opção:

Verdadeiro

Falso

A resposta correta é 'Verdadeiro'.

Correto

Notas para este envio: 0,50/0,50.

Questão 9

Correto

Atingiu 0,50 de 0,50

Marcar questão

Associe os conceitos de paralelismo abaixo.

A CPU do MIPS que executa uma instrução por vez, e cada instrução é capaz de operar em apenas um dado.

Múltiplas instruções operando em um dado único

O uso de pipeline onde diferentes estágios de diferentes instruções podem ser executados em paralelo em uma única CPU

Um único core com instruções do tipo SSE

Os vários cores de um multiprocessador, no qual cada core está operando uma instrução diferente e em dados diferentes



Sua resposta está correta.

A resposta correta é: A CPU do MIPS que executa uma instrução por vez, e cada instrução é capaz de operar em apenas um dado. → SISD, Múltiplas instruções operando em um dado único → MISD, O uso de pipeline onde diferentes estágios de diferentes instruções podem ser executados em paralelo em uma única CPU → Paralelismo a nível de instrução, Um único core com instruções do tipo SSE → SIMD, Os vários cores de um multiprocessador, no qual cada core está operando uma instrução diferente e em dados diferentes → MIMD.

Correto

Notas para este envio: 0,50/0,50.

Questão 10

Correto

Atingiu 1,47 de 1,50 Conforme a lista de referências a endereços de 8-bits feita pela CPU abaixo (primeira coluna da tabela). Para cada uma destas referências, identifique o valor da Tag, do endereço mapeado na cache e se a referência foi um **H**it ou **M**iss.

Considere uma cache **mapeada diretamente** com **16 blocos** de **uma única palavra** em cada bloco **e única via**. Considere ainda que a cache está inicialmente vazia.

Marcar questão

Endereço solicita	ndo Tag	Endereço mapeado Hit/Miss				
0000 0011	0000 \$	0011 🗢 🗸	M \$ ~			
1011 0100	1011 💠 🗸	0100 \$	M \$ ~			
0010 1011	0010 \$	1011 🗢 🗸	M + ~			
0000 0010	0000 \$	0010 🗢 🗸	M \$ ~			
1011 1111	1011 🗢 🗸	1111 🗢 🗸	M \$ ~			
0101 1000	0101 🗢 🗸	1000 🗢 🗸	M \$ ~			
1011 1110	1011 🕈 🗸	1110 🗢 🗸	M \$ ~			
0000 1110	0000 \$	1110 🗢 🗸	M \$ ~			
1011 0101	1011 🕈 🗸	0101 🗢 🗸	M \$ ~			
0010 1100	0010 \$	1100 💠 🗸	M \$ ~			
1011 1010	1011 🗢 🗸	1010 🕈 🗸	M \$ ~			
1111 1101	1111 +	1101 🗢 🗸	M \$ •			

Para esta sequencia a cache apresentou uma miss rate de aproximadamente 100 ♦ ✔ %

Considerando que um miss stall custa 25 ciclos e que o tempo de acesso da cache é de 2 ciclos o total de ciclos utilizados por esta sequencia é 324 🗢 🗸

Notas para o envio: 1,50/1,50. De acordo com as tentativas anteriores 1,47/1,50.

Questão 11 Correto Atingiu 1,50 de 1,50 Marcar Marcar

questão

Conforme a lista de referências a endereços de 8-bits feita pela CPU abaixo (primeira coluna da tabela). Para cada uma destas referências, identifique o valor da Tag, do endereço mapeado na cache e se a referência foi um **H**it ou **M**iss.

Considere uma cache mapeada diretamente com 8 blocos de duas palavras em cada bloco e única via. Considere ainda que a cache está inicialmente vazia.

Endereço solicitado	Tag		Endereço	mapeado	Hit/I	Vis	s
0000 0011	0000 \$	~	001 \$	~	М	\$	~
1011 0100	1011 💠	~	010 \$	~	М	\$	~
0010 1011	0010 \$	~	101 \$	~	М	\$	~
0000 0010	0000 \$	~	001 \$	~	Н	\$	~
1011 1111	1011 \$	~	111 \$	~	М	\$	~
0101 1000	0101 \$	~	100 \$	~	М	\$	~



Para este sequencia a cache apresentou uma miss rate de aproximadamente 75 ♦ ✔ %

Considerando que um *miss stall* custa **25 ciclos** e que o tempo de acesso da cache é de **3 ciclos** o total de ciclos utilizados por esta sequencia é

Correto

Notas para este envio: 1,50/1,50.

Questão **12** Correto

Atingiu 0,50 de 0,50

Marcar questão

Uma cache associativa de 4 vias tem as seguintes características:

Endereça palavras de dados de 1 byte.

São necessários 3 bits para identificar o deslocamento (offset) dentro do bloco.

São necessários 8 bits para identificar o conjunto da cache.

O tamanho da cache (considerando somente a memória de dados) é:

- a. 4 KiB
- Ob. 2 KiB
- O c. 32 KiB
- Od. 24 KiB
- e. 1 KiB
- of. 512 bytes
- g. 8 KiB
- O h. 16 KiB

Sua resposta está correta.

A resposta correta é: 8 KiB

Correto

Notas para este envio: 0,50/0,50.

Terminar revisão

→ Handout-8.0: Microcontroladores

Seguir para...

\$

Vídeoaula: Continuação 6.5 - Hazards 🛏

Você acessou como <u>VICTOR EDUARDO REQUIA</u> (Sair) 2022/1 CCT CCI192-04U AOC0004 Resumo de retenção de dados Obter o aplicativo para dispositivos móveis