
A ..... 1 (\*\*\*\*) F.V.A.F.A. F.... 2 (\*\*\*) MENAGAID

Sua resposta está correta.

# 2022/1 CCT ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES

Painel / Meus cursos / Departamento de Ciência da Computação / Bacharelado em Ciência da Computação / 2022/1\_CC / 2022/1\_CCT\_CCI192-04U\_AOC0004 / Semana 12 / Atividade 05 (6.7-6.12: até 26/06)





```
A resposta correta e: Fonte T ($t0) → EX/IVIEIVI, Fonte Z ($t1) → IVIEIVI/WB.
Correto
Notas para este envio: 1,00/1,00.
Considere o código abaixo:
09: addi $t1, $s4, 2
10: addi $t1, $s5, 7
11: addi $t0, $t0, 10
12: add $s0, $t1, $t2
Quais são os registradores de pipeline de origem para cada fonte da ALU quando a instrução add, da Linha 12, estiver no estágio EX?
Fonte 2 ($t2)
              Sua resposta está correta.
A resposta correta é: Fonte 1 ($t1) → MEM/WB, Fonte 2 ($t2) → ID/EX.
Correto
Notas para o envio: 1,00/1,00. De acordo com as tentativas anteriores 0,50/1,00.
Considere o código C abaixo:
for (int i = 0; i < 10; i++) {
    j = 10;
     while(j) {
          j--;
          // ....
Sobre previsão de desvio em hazard de controle. Desconsiderando qualquer conflito de endereço no buffer de instrução, com respeito a previsão do
while, podemos afirmar que (selecione todas as corretas):
 🛮 a. Com buffer de previsão que utiliza 2 bits erraremos a previsão do while toda vez que j é 0 e acertaremos a previsão do while toda 💅
        vez que j é 10, exceto quando j = 10 e i = 0 o qual não podemos ter certeza.
 □ b. Com buffer de previsão que utiliza 2 bits erraremos a previsão do while toda vez que j é 0 e 10, exceto quando j = 10 e i = 0 o qual não
        podemos ter certeza.
 c. Com buffer de previsão que utiliza 1 bit erraremos a previsão do while toda vez que j é 0 e acertaremos a previsão do while toda vez
        que j é 10, exceto quando j = 10 e i = 0 o qual não podemos ter certeza.
 🗹 d. Com buffer de previsão que utiliza 1 bit erraremos a previsão do while toda vez que j é 0 e 10, exceto quando j = 10 e i = 0 o qual 💉
        não podemos ter certeza.
```

Ouestão 3

Correto Atingiu 0,50 de

1,00

Marcar Marcar

Questão 4

Atingiu 0,67 de

Correto

Marcar Marcar

questão

1,00

questão



Sua resposta está correta.

As respostas corretas são: Com buffer de previsão que utiliza 1 bit erraremos a previsão do while toda vez que j é 0 e 10, exceto quando j = 10 e i = 0 o qual não podemos ter certeza., Com buffer de previsão que utiliza 2 bits erraremos a previsão do while toda vez que j é 0 e acertaremos a previsão do while toda vez que j é 10, exceto quando j = 10 e i = 0 o qual não podemos ter certeza., Com buffer de previsão que utiliza 1 ou 2 bits sempre acertaremos a previsão do while para qualquer valor de j entre 1 e 9

### Correto

Notas para o envio: 1,00/1,00. De acordo com as tentativas anteriores 0,67/1,00.

Questão **5**Correto
Atingiu 1,00 de 1,00

questão

No MIPS, exc	eção e interrupção são definidos como:		
Exceção	Algum evento interno inesperado que ocorreu dentro do processador	<b>\$</b>	•
Interrupção	Algum evento inesperado gerado externamente	÷	

Sua resposta está correta.

A resposta correta é: Exceção → Algum evento interno inesperado que ocorreu dentro do processador, Interrupção → Algum evento inesperado gerado externamente.

## Correto

Notas para este envio: 1,00/1,00.

Questão **6**Correto
Atingiu 1,00 de 1,00

Marcar questão

Sua resposta está correta.

A resposta correta é: x86 de 32 bits → CISC, AVR (AtMega) → RISC, MIPS → RISC, PIC18F → RISC, x86\_64 → CISC.

#### Correto

Notas para este envio: 1,00/1,00.

Associe os conceitos de paralelismo abaixo:			
Múltiplas instrução e múltiplos dados.	MIMD	<b>\$</b>	~
Os vários cores de um multiprocessador, no qual cada core está operando uma instrução diferente e em dados diferentes.	MIMD	<b>\$</b>	~
Uma instrução operando em um único dado.	SISD	<b>\$</b>	~
Uma instrução operando em múltiplos dados.	SIMD	<b>\$</b>	~
Um único core com instruções do tipo SSE.	SIMD	<b>\$</b>	~
Múltiplas instrução operando em um único dado.	MISD	<b>‡</b>	~
Sua resposta está correta.  A resposta correta é: Múltiplas instrução e múltiplos dados. → MIMD, Os vários cores de um multiprocessador, no qual cac instrução diferente e em dados diferentes. → MIMD, Uma instrução operando em um único dado. → SISD, Uma instrução dados. → SIMD, Um único core com instruções do tipo SSE. → SIMD, Múltiplas instrução operando em um único dado. → Notas para este envio: 1,00/1,00.	operando er		
Para modificarmos a arquitetura do MIPS para suportar instruções SSE necessitamos pelo menos adicionar no nosso camir registradores maiores (por exemplo, com 128 bits de dados)  Escolha uma opção:  ● Verdadeiro ✔  Falso	iho de dado	os mai	is ALUs
A resposta correta é "Verdadeiro".  Correto  Notas para este envio: 1,00/1,00.			
Considere uma GPU NVIDIA com:			
<ul> <li>56 MSPs (Multithreaded SIMD Processot);</li> <li>Cada MSP pode despachar 2 instruções (multithreading); e</li> <li>Cada instrução pode operar em até 32 elementos de uma vez.</li> </ul>			
É correto afirmar que (selecione as alternativas corretas)			
☑ a. Temos 3584 NVIDIA CUDA Cores			~
□ b. Temos 56 NVIDIA CUDA Cores			
□ c. Temos 64 NVIDIA CUDA Cores			
☐ d. Temos 1792 threads			

Correto
Atingiu 1,00 de
1,00

Marcar
questão

Questão **8**Correto
Atingiu 1,00 de 1,00

Marcar questão

	<ul> <li>e. Temos 3584 threads</li> <li>f. Temos 56 threads</li> <li>g. Temos 64 threads</li> <li>h. Temos 112 NVIDIA CUDA Core</li> <li>i. Nenhuma alternativa está corr</li> </ul>					
	□ j. Temos 1792 NVIDIA CUDA Co  ☑ k. Temos 112 threads			•		
	Sua resposta está correta.  As respostas corretas são: Temos 112 t  Correto  Notas para este envio: 1,00/1,00.	hreads, Temos 3584 NVIDIA CUDA Cores				
Questão 10 Correto Atingiu 1,00 de 1,00  Marcar questão	desempenho.  giu 1,00 de  Escolha uma opção:  #arcar    Verdadeiro     Verdadeiro     Verdadeiro     Verdadeiro     Verdadeiro					
	A resposta correta é 'Verdadeiro'.  Correto  Notas para este envio: 1,00/1,00.					
⊶ Handout-6.1	1: Paralelismo: Conceitos básicos	Seguir para	<b>\$</b>	Terminar revisão Handout-6.12: GPU: Conceitos Básicos ►		

Você acessou como <u>VICTOR EDUARDO REQUIA</u> (<u>Sair</u>) 2022/1 CCT CCI192-04U AOC0004 Resumo de retenção de dados Obter o aplicativo para dispositivos móveis