

UNIVERSIDADE FEDERAL DE UBERLÂNDIA FACULDADE DE ENGENHARIA ELÉTRICA

Experimental de Eletrônica Digital/ Prof. Carlos Augusto Bissochi Junior

TRABALHO 08

Utilizando o software Quartus e VHDL, o estudante deverá projetar o circuito da FIGURA 1, constituído por elementos da lógica combinacional e sequencial. O projeto deve respeitar a tabela da verdade dos dispositivos.

PROCEDIMENTOS PARA A EXECUÇÃO DO PROJETO:

- 1) Criar uma pasta na área de trabalho.
- 2) O nome do projeto e da entidade principal devem ser: **CIRCUITO**
- 3) A FPGA pertence à família CYCLONEII
- 1) A FPGA utilizada é a EP2C35F672C6

OUANTO AS VARIÁVEIS DA ENTIDADE PRINCIPAL:

- INICIA, CLOCK, S: devem ser declaradas como BIT

DADOS PARA SIMULAÇÃO:

TEMPO DE SIMULAÇÃO = 200 ms

INICIA = onda quadrada com período de 200ms, offset de 0 e duty cycle de 95%

CLOCK = onda quadrada com período de 3ms, offset de 0 e duty cycle de 50%

COMO ENTREGAR O PROJETO:

O estudante deve copiar todas as linhas do seu projeto e colar em um arquivo de texto (.txt). O arquivo de texto deve ser salvo com o número de matrícula do estudante e enviado para o e-mail: bissochi.jr@gmail.com até o dia 24/05 às 12 horas. No e-mail, indicar a turma ao qual pertence.

