UNIVERSIDADE FEDERAL DE UBERLÂNDIA

FACULDADE DE ENGENHARIA ELÉTRICA

AVALIAÇÃO DE LABORATÓRIO ELETRÔNICA DIGITAL 1º SEMESTRE DE 2021

Prof. Carlos Augusto Bissochi Junior

Aluno: _	

Projetar o circuito da figura 1 utilizando linguagem de descrição de hardware (VHDL). O estudante terá 70 minutos para executar a tarefa.

PROCEDIMENTOS PARA A EXECUÇÃO DO PROJETO:

- 1) Criar uma pasta na área de trabalho.
- 2) A entidade principal dever ser denominada de CIRCUITO
- 3) A FPGA pertence a família CYCLONEII
- 4) A FPGA utilizada é a EP2C35F672C6

VARIÁVEIS DA ENTIDADE PRINCIPAL:

- CLOCK, INICIA, MAIOR, IGUAL, MENOR: devem ser declaradas como BIT

DADOS PARA SIMULAÇÃO:

TEMPO DE SIMULAÇÃO = 160 ms

INICIA = onda quadrada com período de 160ms, offset de 0 e duty cycle de 95%

CLOCK = onda quadrada com período de 3ms, offset de 0 e duty cycle de 50%

BOA PROVA

