




GVHD:

- 1) PGS.TS. Trần Ngọc Thịnh
2) KS. Huỳnh Phúc Nghi



Giới thiệu đề tài



RISC-V là một kiến trúc tập lệnh (ISA) phần cứng mã nguồn mở dựa trên kiến trúc tập lệnh máy tính với tập lệnh đơn giản hóa (RISC). RISC-V có kiến trúc đơn giản giúp ngăn ngừa sự phân mảnh đồng thời hỗ trợ khả năng tùy biến. Nhiều công ty đang tận dụng RISC-V để tạo ra các bộ xử lý tùy chỉnh được thiết kế để xử lý các yêu cầu về năng lượng và hiệu suất cho các ứng dụng trí tuệ nhân tạo, IoT và thực tế ảo VR /AR.

Đề tài này thiết kế lõi học máy mà cụ thể là sử dụng mô hình CNN phù hợp với các thiết bị biên sử dụng các vi xử lý RISC-V nhằm giảm tải tính toán cho các hệ thống máy chủ trong các hệ thống, ứng dụng IoTs.


Đặc tả yêu cầu / Thách thức

Thách thức lớn nhất đối với lĩnh vực IoT là khả năng xử lý thông tin hiệu quả trên các thiết bị biên có tài nguyên hạn chế. Vì vậy, việc nghiên cứu để tăng tốc xử lý CNN trên thiết bị biên dựa trên kiến trúc RISC-V trở thành một hướng đi quan trọng. Sự kết hợp giữa sức mạnh tính toán của CNN và tính linh hoạt, tiết kiệm năng lượng của RISC-V hứa hẹn mở ra nhiều cơ hội mới cho triển khai ứng dụng học máy trong lĩnh vực IoT.

Việc kết hợp sức mạnh tính toán của CNN và tính linh hoạt, tiết kiệm năng lượng của RISC-V có thể mở ra nhiều cơ hội mới cho việc triển khai ứng dụng học máy trong các kịch bản thực tế của IoT. Tuy nhiên, thách thức nằm ở việc quản lý tài nguyên giữa việc tăng tốc xử lý nhưng vẫn bảo đảm tính linh hoạt của thiết bị biên, đồng thời đa dạng hóa mô hình CNN để đáp ứng các yêu cầu ứng dụng đa dạng trên thiết bị biên.

Phương pháp nghiên cứu

- Tìm hiểu kiến trúc RISC-V.
- Tìm hiểu phần mềm mô phỏng và các kiến trúc RISC-V phù hợp cho ứng dụng IoT có thể hiện thực trên nền FPGA.
- Tìm hiểu các công trình nghiên cứu liên quan đến tăng tốc CNN trên RISC-V.
- Tích hợp CNN trên thiết bị biên RISC-V phù hợp với ứng dụng IoTs.
- Thử nghiệm với một số ứng dụng IoTs.




Kiến trúc hệ thống

Bộ tăng tốc MITO Accelerator có các tính năng chính như sau:


- * Hỗ trợ 2 mode tính toán các tác vụ theo chu trình cấp Double-Layer hay Final-Layer:
 - *Double-Layer*: Bộ tăng tốc sẽ xử lý tính toán các tác vụ của hai lớp Convolutional Layer và Max-Pooling Layer. Cơ chế Pipeline của mode này sẽ bao gồm 4 Stage: RDATA, COMPUTE, POOLING và WBACK.
 - *Final-Layer*: Bộ tăng tốc sẽ xử lý tính toán các tác vụ của lớp FullyConnected Layer. Cơ chế Pipeline của mode này sẽ chỉ bao gồm 3 Stage: RDATA, COMPUTE và WBACK.

Mỗi chu trình bộ tăng tốc sẽ nhận tất cả thông tin về lệnh và dữ liệu cần thiết, sau đó tiến hành xử lý tính toán và cuối cùng là trả về lại kết quả.

- * MITO Accelerator hiện tại hỗ trợ tính toán Activation Function thông qua hàm RELU.
- * MITO Accelerator hỗ trợ hoàn toàn các mô hình được rút gọn dựa trên phương pháp 8-bit Integer Quantization.



Kết quả thực hiện



Kết luận

Chúng tôi thiết kế và hiện thực phần cứng bộ tăng tốc CNN (MITO Accelerator) dựa trên việc tái sử dụng dữ liệu khi tính toán trên các Processing Node (PN), cải tiến tính toán phép nhân bằng giải thuật Radix-4 Booth Algorithm giúp tăng tốc độ xử lý phép nhân và giảm số lượng bộ nhớ tạm để lưu trữ các partial product rows, song song hóa tính toán (sử dụng nhiều PN matrix), sử dụng cơ chế Pipeline linh hoạt gồm 3 hoặc 4 giai đoạn.

Hiện thực và sử dụng mã nguồn mở phục vụ cho quá trình xây dựng và phát triển phần cứng cho MITOAI Rocketchip.

Triển khai hệ thống phần cứng được tích hợp bộ tăng tốc MITO vào SoC Rocketchip, được tích kèm mã nguồn phần mềm nạp xuống board Arty A7 100T.