SD242 – Verificação de Sistemas Digitais

Autores	
Anderson Max Almeida e Porfirio (Hbr)	Nome 2 (INSTITUIÇÃO)
Nome 3 (INSTITUIÇÃO)	Nome 4 (INSTITUIÇÃO)

Histórico de revisões		
05/11/2025	V1.0	Versão inicial

Página em branco.

Aula 12
Criação de Testbenchs


Tópicos

- Testbench UVM
- Domínio temporal x transacional
- Build phase
- Construindo um Testbench UVM

Testbench UVM

- Um testbench UVM é construído usando objetos de classe interagindo com interfaces e módulos (estáticos) em SystemVerilog em uma hierarquia estruturada.
- No centro do testbench está o Design Under Test (DUT).
- Ele é conectado a uma camada de transactors (drivers, monitors, responders).
- Os transactors se comunicam com o DUT no nível de pinos, conduzindo e amostrando sinais do DUT, e com o resto do testbench UVM passando objetos de transação.
- A camada do testbench acima da camada do transactor consiste em componentes que interagem exclusivamente no nível de transação, como scoreboards, coletores de cobertura (coverage collectors), geradores de estímulo (stimulus generators), etc.


Testbench UVM



Domínio temporal x transacional

- A separação de diferentes níveis de abstração leva a uma arquitetura de testbench de Topo Duplo (Dual Top).
- Um nível superior contém todo o código temporizado em nível de sinal em um domínio da HDL.
- O outro, chamado de topo HVL/TB (High-Level Verification Language/ Testbench), contém todo o código do domínio do testbench em nível de transação.
- Como os transactors normalmente situam-se em ambos os domínios, eles também devem ser particionados em duas partes.
  - A interface BFM lida com o código em nível de sinal.
  - A classe proxy lida com qualquer outra coisa que um transactor convencional faria.
- O BFM e o proxy comunicam-se entre si através de chamadas de funções e tasks.


Domínio temporal x transacional



Testbench UVM - Build phase

- Build phase
  - A fase inicial de construção da hierarquia do testbench UVM, onde todas as classes uvm_component são instanciadas e configuradas, seguindo uma abordagem top-down (de cima para baixo).
- O testbench é iniciado quando o método run_test() é chamado em um bloco initial do módulo top-level TB.
- run_test() recebe um argumento string com o nome do teste a ser executado e o constrói via UVM Factory.
  - xrun -uvm -access +rwc -R -f filelist.f +UVM_TESTNAME=my_test
  - xrun -uvm -access +rwc -R +UVM_TESTNAME=my_test -f filelist.f +UVM_VERBOSITY=UVM_MEDIUM -sv_seed random

Testbench UVM- Build phase



The UVM Build flow in the context of the testbench

Testbench UVM

- UVM chama build() da classe de teste.
- Objetos de configuração são preparados.
- Virtual interfaces criadas.
- Configurações são armazenadas no UVM Configuration Database.
- Cada nível recupera configurações do nível superior.
- O teste pode modificar a configuração antes de usar.
- A construção é condicional baseada na configuração.
- Processo de construção se repete até atingir os componentes folha.

Construindo um Testbench UVM

- Construção Deferida
  - Cada nível é totalmente construído e configurado antes do próximo nível.
  - Permite decisões de construção baseadas em configuração.

- Flexibilidade Topológica
  - A estrutura hierárquica do testbench pode ser modificada dinamicamente.
  - Componentes podem ser condicionalmente incluídos/excluídos.


Construindo um Testbench UVM

- Build Phase → Connect Phase
  - Mudança de Direção: Top-down → Bottom-up (das folhas para o topo)
  - Neste momento vai se estabelecer conexões entre componentes já construídos.
  - TB e DUT conectam-se às interfaces.

Construindo um Testbench UVM

- Como exemplo de um testbench em nível de bloco, considere um testbench construído para verificar um DUT Mestre SPI. Neste caso, o ambiente UVM possui dois agents:
- Um agent APB para lidar com transferências de barramento em sua porta slave APB.
- Um agent SPI para lidar com transferências de protocolo SPI em sua porta SPI.
- A estrutura geral do ambiente de verificação UVM é ilustrada no diagrama de blocos.
- Vamos percorrer cada camada do testbench e descrever como ela é montada de cima para baixo.

Construindo um Testbench UVM



Construindo um Testbench UVM

- Codigo do livro não didático. Usar outro.

Página em branco.