



AXI DMA

Especificação Técnica

Vinícius Silva Oliveira

7 de fevereiro de 2026

Sumário

1	Introdução	1
2	Arquitetura do Sistema	1
2.1	Visão Geral da Arquitetura	1
2.2	Organização Funcional dos Blocos	2
2.2.1	Interface AXI4-Lite Slave	2
2.2.2	Controlador DMA (DMA Core)	2
2.2.3	AXI4 Master de Leitura	2
2.2.4	AXI4 Master de Escrita	2
2.2.5	Buffer / FIFO de Dados	3
2.3	Modelo de Transferência	3
3	Parâmetros do Sistema	3
3.1	Parâmetros Arquiteturais	3
3.2	Parâmetros AXI	3
3.3	Parâmetros de Buffer	3
3.4	Parâmetros Funcionais e Restrições	4
4	Interfaces	4
4.1	Clock, Reset e Interrupção	4
4.2	Interface AXI4-Lite Slave	4
4.2.1	Canal Write Address (AW)	4
4.2.2	Canal Write Data (W)	5
4.2.3	Canal Write Response (B)	5
4.2.4	Canal Read Address (AR)	5
4.2.5	Canal Read Data (R)	5
4.3	Interface AXI4 Master	5
4.3.1	Canal Read Address (AR)	5
4.3.2	Canal Read Data (R)	6
4.3.3	Canal Write Address (AW)	6
4.3.4	Canal Write Data (W)	6
4.3.5	Canal Write Response (B)	6
5	Protocolo de Comunicação	6
5.1	Handshake AXI	7
5.2	Comportamento AXI4-Lite	7
5.3	Comportamento AXI4 Master	7
5.3.1	Subset AXI Suportado	9
5.3.2	Política de Burst	9
5.3.3	Política WSTRB	10
5.4	Controle de Fluxo	10
5.5	Modelo de Execução	11

6	Interface de Registradores	11
6.1	Convenções de Acesso	11
6.2	Mapa de Registradores	11
6.3	Descrição dos Registradores	12
6.3.1	CTRL	12
6.3.2	STATUS	12
6.3.3	SRC_ADDR	13
6.3.4	DST_ADDR	13
6.3.5	LEN_BYTES	13
6.3.6	BURST_CFG	13
6.3.7	ERROR_CODE	13
6.3.8	IRQ_STATUS	13
6.4	Sequência de Uso	14
7	Modelo de Erros	14
7.1	Códigos de Erro	14
7.2	Comportamento em Caso de Erro	14
7.3	Recuperação	14
8	Modelo Operacional e Máquina de Estados	15
8.1	Estados Principais	15
8.2	Descrição Funcional dos Estados	16
8.3	Regras Gerais de Transição	17

Lista de Figuras

1	Diagrama de blocos do AXI DMA	2
2	Exemplo de transação AXI4 Read mostrando handshake e transferência de burst	8
3	Exemplo de transação AXI4 Write mostrando canais de endereço, dados e resposta	9
4	Fluxo de execução de uma transferência DMA.	10
5	FSM operacional do controlador AXI DMA mostrando validação, execução de bursts AXI e estados de finalização	16

1 Introdução

DMA (Direct Memory Access) é um mecanismo de hardware que permite a transferência de dados entre regiões de memória ou entre memória e periféricos sem a necessidade de intervenção contínua do processador. Em SoCs modernos, o uso de DMA é fundamental para reduzir a carga da CPU e aumentar a eficiência do sistema, especialmente em aplicações que envolvem grandes volumes de dados, como processamento de sinais, aquisição de dados e comunicação de alta velocidade.

AXI (Advanced eXtensible Interface) é um protocolo de barramento definido pela arquitetura AMBA da ARM, e é muito utilizado em SoCs e sistemas digitais de alto desempenho. O protocolo AXI permite comunicação de alta largura de banda, suporte a bursts de dados, separação de canais de leitura e escrita e utilização de mecanismos de handshake permitindo alta performance e flexibilidade na comunicação.

O bloco descrito neste documento consiste em um controlador DMA que utiliza interface AXI4 Master para realizar transferências de dados entre regiões de memória e interface AXI4-Lite Slave para configuração e monitoramento via registradores.

O principal objetivo deste bloco é implementar uma solução simplificada de DMA memória-para-memória, permitindo a cópia automática de dados de um endereço origem para um endereço destino após configuração por software. Durante a transferência, o bloco opera de forma autônoma, sinalizando ao sistema quando a operação é concluída ou quando ocorre uma condição de erro. Os objetivos específicos são compreender os seguintes tópicos:

- Funcionamento de controladores DMA
- Uso do protocolo AXI4 para acesso à memória
- Uso do protocolo AXI4-Lite para configuração via registradores
- Implementação de máquinas de estados para controle de transferência
- Tratamento de handshake e controle de fluxo em barramentos digitais

O design proposto é intencionalmente simplificado, permitindo compreensão clara do funcionamento interno do DMA e servindo como base para evoluções futuras, como suporte a múltiplos canais, scatter-gather e integração com periféricos.

2 Arquitetura do Sistema

2.1 Visão Geral da Arquitetura

O bloco AXI DMA é composto por módulos funcionais, separados por funções de configuração, controle e movimentação de dados. A arquitetura é composta pelos seguintes blocos principais, e estão interligados conforme a ilustração na Figura 1.

- Interface AXI4-Lite Slave (configuração e status)
- Controlador DMA (núcleo de controle)
- AXI4 Master de leitura
- AXI4 Master de escrita
- Buffer/FIFO de dados




Figura 1: Diagrama de blocos do AXI DMA

2.2 Organização Funcional dos Blocos

2.2.1 Interface AXI4-Lite Slave

Permite que o processador configure e monitore o DMA através de registradores. Este bloco realiza a decodificação de endereços, acesso aos registradores e geração de sinais de controle internos.

2.2.2 Controlador DMA (DMA Core)

Bloco responsável pelo controle global da transferência. Implementa a máquina de estados principal, controla a geração de transações AXI, gerencia contadores de transferência, endereços de origem e destino, além do controle de erros e geração de interrupções.

2.2.3 AXI4 Master de Leitura

Responsável por gerar transações AXI de leitura a partir do endereço de origem, incluindo geração de requisições de leitura, recepção de dados e detecção de condições de erro no canal de leitura.

2.2.4 AXI4 Master de Escrita

Responsável por gerar transações AXI de escrita para o endereço de destino, incluindo envio de dados, geração de requisições de escrita e detecção de condições de erro no canal de escrita.

2.2.5 Buffer / FIFO de Dados

Atua como desacoplador entre os caminhos de leitura e escrita AXI, permitindo absorver diferenças de latência entre as memórias de origem e destino.

2.3 Modelo de Transferência

A transferência é realizada utilizando bursts AXI do tipo INCR. O tamanho de cada burst é limitado pelo valor máximo configurado e pela quantidade restante de dados a transferir.

A arquitetura separa logicamente os caminhos de controle e dados, onde o caminho de controle é composto pela interface AXI-Lite, registradores e FSM, enquanto o caminho de dados inclui os canais AXI de leitura e escrita e a FIFO interna.

3 Parâmetros do Sistema

Esta seção define os parâmetros configuráveis em tempo de síntese que determinam as características estruturais e operacionais do bloco AXI DMA.

3.1 Parâmetros Arquiteturais

Parâmetro	Valor Padrão	Descrição
DATA_WIDTH	32	Largura do barramento de dados
ADDR_WIDTH	32	Largura do barramento de endereços
LEN_WIDTH	16	Largura do contador interno de transferência

3.2 Parâmetros AXI

Parâmetro	Valor Padrão	Descrição
AXI_ID_WIDTH	4	Largura do campo ID AXI
MAX_BURST_LEN	16	Beats máximos por burst
AXI_BURST_TYPE	INCR	Tipo de burst suportado

3.3 Parâmetros de Buffer

Parâmetro	Valor Padrão	Descrição
FIFO_DEPTH	16	Profundidade da FIFO (em palavras)
FIFO_ENABLE	1	Habilita FIFO interna

3.4 Parâmetros Funcionais e Restrições

Parâmetro	Valor Padrão	Descrição
IRQ_ENABLE_DEFAULT	1	Estado padrão da interrupção
ALIGNMENT_REQUIRED	4 bytes	Alinhamento mínimo de endereço

Regras operacionais:

- Endereços de origem e destino devem atender ao alinhamento mínimo.
- O tamanho da transferência deve ser múltiplo de DATA_WIDTH/8.
- O sistema deve garantir que as regiões de memória são válidas e acessíveis.
- O DMA não realiza verificação de proteção de memória.

4 Interfaces

Esta seção define as interfaces externas do bloco AXI DMA.

4.1 Clock, Reset e Interrupção

Sinal	Direção	Bits	Descrição
clk	Entrada	1	Clock principal do sistema
rst_n	Entrada	1	Reset global ativo em nível baixo
irq_o	Saída	1	Sinal de interrupção do DMA

O sinal rst_n reinicializa todos os registradores, FSM interna, contadores, FIFO interna e flags de status.

O sinal irq_o é ativado quando uma condição de interrupção é detectada e a geração de interrupções está habilitada via registrador CTRL.

4.2 Interface AXI4-Lite Slave

Interface utilizada para acesso aos registradores de configuração e status.

4.2.1 Canal Write Address (AW)

Sinal	Direção	Bits	Descrição
s_axil_awaddr	Entrada	ADDR_WIDTH	Endereço de escrita
s_axil_awvalid	Entrada	1	Endereço válido
s_axil_awready	Saída	1	Pronto para receber endereço

4.2.2 Canal Write Data (W)

Sinal	Direção	Bits	Descrição
s_axil_wdata	Entrada	DATA_WIDTH	Dados de escrita
s_axil_wstrb	Entrada	DATA_WIDTH/8	Byte enables
s_axil_wvalid	Entrada	1	Dados válidos
s_axil_wready	Saída	1	Pronto para receber dados

4.2.3 Canal Write Response (B)

Sinal	Direção	Bits	Descrição
s_axil_bresp	Saída	2	Status da escrita
s_axil_bvalid	Saída	1	Resposta válida
s_axil_bready	Entrada	1	Mestre pronto para receber resposta

4.2.4 Canal Read Address (AR)

Sinal	Direção	Bits	Descrição
s_axil_araddr	Entrada	ADDR_WIDTH	Endereço de leitura
s_axil_arvalid	Entrada	1	Endereço válido
s_axil_arready	Saída	1	Pronto para receber endereço

4.2.5 Canal Read Data (R)

Sinal	Direção	Bits	Descrição
s_axil_rdata	Saída	DATA_WIDTH	Dados lidos do registrador
s_axil_rresp	Saída	2	Status da leitura
s_axil_rvalid	Saída	1	Dados válidos
s_axil_rready	Entrada	1	Mestre pronto para receber dados

4.3 Interface AXI4 Master

Interface utilizada para transferências de dados entre o DMA e a memória do sistema.

4.3.1 Canal Read Address (AR)

Sinal	Direção	Bits	Descrição
m_axi_araddr	Saída	ADDR_WIDTH	Endereço de leitura
m_axi_arlen	Saída	8	Comprimento do burst (beats-1)
m_axi_arsize	Saída	3	Tamanho de cada beat
m_axi_arburst	Saída	2	Tipo de burst
m_axi_arvalid	Saída	1	Endereço válido

m_axi_arready	Entrada	1	Slave pronto
---------------	---------	---	--------------

4.3.2 Canal Read Data (R)

Sinal	Direção	Bits	Descrição
m_axi_rdata	Entrada	DATA_WIDTH	Dados lidos
m_axi_rresp	Entrada	2	Status da leitura
m_axi_rlast	Entrada	1	Último beat do burst
m_axi_rvalid	Entrada	1	Dados válidos
m_axi_rready	Saída	1	DMA pronto para receber dados

4.3.3 Canal Write Address (AW)

Sinal	Direção	Bits	Descrição
m_axi_awaddr	Saída	ADDR_WIDTH	Endereço de escrita
m_axi_awlen	Saída	8	Comprimento do burst (beats-1)
m_axi_awsz	Saída	3	Tamanho de cada beat
m_axi_awburst	Saída	2	Tipo de burst
m_axi_awvalid	Saída	1	Endereço válido
m_axi_awready	Entrada	1	Slave pronto

4.3.4 Canal Write Data (W)

Sinal	Direção	Bits	Descrição
m_axi_wdata	Saída	DATA_WIDTH	Dados de escrita
m_axi_wstrb	Saída	DATA_WIDTH/8	Byte enables
m_axi_wlast	Saída	1	Último beat do burst
m_axi_wvalid	Saída	1	Dados válidos
m_axi_wready	Entrada	1	Slave pronto

4.3.5 Canal Write Response (B)

Sinal	Direção	Bits	Descrição
m_axi_bresp	Entrada	2	Status da escrita
m_axi_bvalid	Entrada	1	Resposta válida
m_axi_bready	Saída	1	DMA pronto para receber resposta

5 Protocolo de Comunicação

Esta seção define o comportamento de comunicação do DMA nas interfaces AXI.

5.1 Handshake AXI

As interfaces utilizam handshake VALID/READY.

Uma transferência ocorre quando VALID e READY estão ativos no mesmo ciclo.

Regras:

- VALID deve permanecer ativo até READY ser recebido.
- Dados e endereços devem permanecer estáveis enquanto VALID = 1 e READY = 0.

5.2 Comportamento AXI4-Lite

A interface AXI4-Lite é utilizada para acesso aos registradores internos do DMA.

Características:

- Não suporta bursts
- Transações de acesso único

5.3 Comportamento AXI4 Master

O controlador DMA gera transações AXI4 de leitura e escrita para realizar a transferência de dados entre as regiões de memória de origem e destino.

As transações são realizadas utilizando bursts AXI sequenciais, permitindo transferência eficiente de dados com overhead mínimo de protocolo.

Limitações suportadas:

- Burst do tipo INCR
- Tamanho de beat definido pela largura do barramento de dados (DATA_WIDTH)

Configuração AXI:

- $ARSIZE = \log_2(DATA_WIDTH / 8)$
- $AWSIZE = \log_2(DATA_WIDTH / 8)$

As Figuras 2 e 3 ilustram exemplos típicos de transações AXI4 de leitura e escrita, respectivamente, incluindo os canais de endereço, dados e resposta, bem como os mecanismos de handshake VALID/READY utilizados pelo protocolo AXI.




Figura 2: Exemplo de transação AXI4 Read mostrando handshake e transferência de burst




Figura 3: Exemplo de transação AXI4 Write mostrando canais de endereço, dados e resposta

5.3.1 Subset AXI Suportado

O DMA implementa um subconjunto simplificado do protocolo AXI4:

- AXI ID fixo em zero
- Campos PROT, CACHE, LOCK, QOS, REGION e USER fixos
- Apenas uma transação AXI pode estar ativa por canal
- Não suporta reordenação de transações

5.3.2 Política de Burst

O número de beats por burst é definido dinamicamente como:

$$\text{beats} = \min(\text{MAX_BEATS}, \text{bytes_restantes} / \text{bytes_por_beat})$$

Os sinais AXI são configurados como:

- $\text{ARLEN} / \text{AWLEN} = \text{beats} - 1$
- $\text{ARSIZE} / \text{AWSIZE} = \log_2(\text{DATA_WIDTH} / 8)$

Os endereços SRC_ADDR e DST_ADDR são incrementados após cada beat em:

$$\text{incremento} = \text{DATA_WIDTH} / 8$$

Caso bytes restantes seja menor que $\text{MAX_BEATS} \times \text{bytes por beat}$, um burst parcial é gerado.

5.3.3 Política WSTRB

O sinal WSTRB é sempre configurado para todos os bytes válidos (all-ones), uma vez que o DMA opera apenas com transferências alinhadas ao tamanho da palavra de dados.

5.4 Controle de Fluxo

O DMA suporta controle de fluxo através dos sinais READY e VALID, permitindo pausar transferências quando recursos internos não estiverem disponíveis.

- RREADY pode ser desativado se FIFO estiver cheia
- WVALID pode ser desativado se FIFO estiver vazia

Além do controle de fluxo em nível de interface AXI, o comportamento operacional completo do DMA durante uma transferência segue uma sequência definida de validação, leitura, armazenamento temporário e escrita de dados.

A sequência geral de execução da transferência é ilustrada na Figura 4.




Figura 4: Fluxo de execução de uma transferência DMA.

Esta sequência representa o comportamento funcional de alto nível do DMA, desde o recebimento do comando START, validação de configuração, execução das transferências

AXI de leitura e escrita, até a finalização com sucesso ou detecção de erro.

5.5 Modelo de Execução

O DMA opera com as seguintes restrições:

- Uma transferência ativa por vez
- Uma transação outstanding por canal
- Execução sequencial de bursts

6 Interface de Registradores

Esta seção descreve os registradores acessíveis via AXI4-Lite utilizados para configuração, status e controle de interrupções do DMA.

Os registradores seguem a largura do barramento AXI-Lite e são alinhados ao tamanho de palavra do sistema.

6.1 Convenções de Acesso

- R : Read Only
- W : Write Only
- R/W: Read and Write
- W1C: Write 1 to Clear
- W1P: Write 1 Pulse

6.2 Mapa de Registradores

Offset	Nome	Acesso	Reset	Descrição
0x00	CTRL	R/W	0x00000000	Controle geral
0x04	STATUS	R	0x00000000	Status da operação
0x08	SRC_ADDR	R/W	0x00000000	Endereço origem
0x0C	DST_ADDR	R/W	0x00000000	Endereço destino
0x10	LEN_BYTES	R/W	0x00000000	Tamanho da transferência
0x14	BURST_CFG	R/W	0x00000010	Configuração de burst
0x18	ERROR_CODE	R	0x00000000	Código de erro
0x1C	IRQ_STATUS	R/W1C	0x00000000	Status de interrupções

6.3 Descrição dos Registradores

6.3.1 CTRL

Bit	Nome	Acesso	Descrição
0	START	W1P	Inicia transferência
1	IRQ_EN	R/W	Habilita interrupção
2	SW_RESET	W1P	Reset interno do DMA
3	ABORT	W1P	Solicita parada da transferência atual
31:4	-	-	Reservado

Comportamento de SW_RESET

- Executado de forma síncrona ao clock.
- Reinicializa FSM interna, FIFO interna, flags de status e lógica de interrupção.
- Os registradores de configuração (SRC_ADDR, DST_ADDR, LEN_BYTES, BURST_CFG) não são modificados.
- Após SW_RESET, o DMA retorna ao estado IDLE.
- Após SW_RESET, DONE = 0, ERROR = 0 e BUSY = 0.

Comportamento de ABORT

- ABORT é executado de forma síncrona ao clock.
- ABORT é aceito apenas quando BUSY = 1. Se BUSY = 0, o comando é ignorado.
- Caso exista uma transação AXI em andamento, o DMA aguarda a conclusão da transação atual antes de finalizar a operação (abort seguro).
- Após a parada, o DMA finaliza a transferência em ERROR, com ERROR_CODE = 5, BUSY = 0 e IRQ_ERROR pode ser gerado (se habilitado).

Prioridade de Comandos

Caso múltiplos bits sejam escritos simultaneamente, a prioridade é:

1. SW_RESET
2. ABORT
3. START

6.3.2 STATUS

Bit	Nome	Acesso	Descrição
0	BUSY	R	Transferência em andamento
1	DONE	R	Transferência concluída com sucesso
2	ERROR	R	Erro detectado durante transferência

31:3	-	-	Reservado
------	---	---	-----------

Comportamento das Flags

- BUSY é controlado automaticamente pela FSM e indica transferência ativa.
- DONE e ERROR são mutuamente exclusivos.
- DONE e ERROR são limpos automaticamente quando um novo comando START é aceito.
- DONE e ERROR são limpos após SW_RESET.

6.3.3 SRC_ADDR

Endereço base de leitura.

6.3.4 DST_ADDR

Endereço base de escrita.

6.3.5 LEN_BYTES

Número total de bytes a transferir.

6.3.6 BURST_CFG

Bits	Nome	Acesso	Descrição
7:0	MAX_BEATS	R/W	Beats máximos por burst
31:8	-	-	Reservado

6.3.7 ERROR_CODE

Código de erro conforme definido no modelo de erros.

6.3.8 IRQ_STATUS

Bit	Nome	Acesso	Descrição
0	IRQ_DONE	R/W1C	Interrupção de conclusão
1	IRQ_ERROR	R/W1C	Interrupção de erro
31:2	-	-	Reservado

6.4 Sequência de Uso

1. Configurar SRC_ADDR e DST_ADDR
2. Configurar LEN_BYTES
3. Configurar BURST_CFG
4. Escrever START em CTRL
5. Monitorar STATUS ou interrupção

7 Modelo de Erros

Esta seção define os códigos de erro gerados pelo DMA e o comportamento do sistema quando uma condição de falha é detectada.

7.1 Códigos de Erro

Código	Descrição
0	Nenhum erro
1	Endereço desalinhado
2	Tamanho de transferência inválido
3	Erro AXI durante leitura
4	Erro AXI durante escrita
5	Transferência abortada por software

7.2 Comportamento em Caso de Erro

Quando um erro é detectado:

- A transferência é interrompida
- O código de erro é registrado em ERROR_CODE
- STATUS.ERROR é ativado
- STATUS.BUSY é desativado
- IRQ_ERROR pode ser gerado, se habilitado

7.3 Recuperação

Após erro, o DMA retorna ao estado idle e uma nova transferência pode ser iniciada após reconfiguração dos registradores e emissão de novo comando START.

8 Modelo Operacional e Máquina de Estados

O comportamento operacional do controlador DMA é definido por uma máquina de estados finita (FSM), responsável por coordenar a validação de configuração, a execução das transações AXI de leitura e escrita, o armazenamento temporário de dados na FIFO interna e a finalização da transferência.

A FSM opera de forma sequencial, garantindo que as fases de emissão de endereço, transferência de dados e validação de resposta AXI ocorram na ordem correta, conforme o protocolo AXI4.

8.1 Estados Principais

A Tabela a seguir apresenta os estados operacionais principais da FSM do DMA.

Estado	Descrição
IDLE	Aguarda comando START e mantém o DMA em estado inativo
CHECK	Valida parâmetros de configuração e condições iniciais da transferência
READ_ADDR	Emite requisição AXI de leitura e configura parâmetros de burst
READ_DATA	Recebe dados do canal AXI Read e armazena na FIFO interna
WRITE_ADDR	Emite requisição AXI de escrita para o endereço de destino
WRITE_DATA	Envia dados da FIFO interna para o canal AXI Write
WRITE_RESP	Aguarda e valida resposta da transação AXI Write
DONE	Indica conclusão bem-sucedida da transferência
ERROR	Indica finalização da transferência devido a erro operacional ou de protocolo

A Figura 5 apresenta a FSM operacional completa do controlador DMA, mostrando o fluxo principal de execução, os caminhos de repetição de burst durante a transferência e as transições para estados de erro e finalização.




Figura 5: FSM operacional do controlador AXI DMA mostrando validação, execução de bursts AXI e estados de finalização

8.2 Descrição Funcional dos Estados

IDLE

- Aguarda comando START
- STATUS.BUSY = 0

CHECK

- Valida alinhamento e tamanho da transferência
- Em caso de falha, transiciona para ERROR

READ_ADDR

- Emite requisição de leitura AXI

READ_DATA

- Recebe dados do barramento AXI
- Armazena dados na FIFO
- Detecta fim de burst

WRITE_ADDR

- Emite requisição de escrita AXI

WRITE_DATA

- Envia dados para o barramento AXI

WRITE_RESP

- Aguarda resposta de escrita
- Verifica status da transação

DONE

- Indica conclusão da transferência
- Pode gerar interrupção

ERROR

- Registra código de erro
- Pode gerar interrupção

8.3 Regras Gerais de Transição

- START inicia sequência operacional
- Detecção de erro força transição para ERROR
- Conclusão da transferência leva ao estado DONE