



AXI DMA

Plano de Verificação

Vinícius Silva Oliveira

7 de fevereiro de 2026

Sumário

1	Plano de Verificação	1
1.1	Estratégia de Verificação	1
1.2	Arquitetura do Ambiente UVM	1
1.2.1	AXI Lite Agent	1
1.2.2	AXI Memory Model	2
1.2.3	Scoreboard	2
1.2.4	Coverage Collector	2
1.2.5	Virtual Sequencer	2
1.3	Configuração via UVM Config DB	2
1.4	Lista de Funcionalidades (Feature List)	2
1.4.1	Registradores	2
1.4.2	Transferência DMA	3
1.4.3	Controle Operacional	3
1.4.4	Reset e Abort	3
1.4.5	Protocolo AXI	3
1.4.6	FIFO Interna	3
1.4.7	Interrupções	4
1.5	Métricas de Cobertura	4
1.5.1	Code Coverage	4
1.5.2	Functional Coverage	4
1.6	Casos de Teste	4
1.6.1	Smoke Tests	4
1.6.2	Registradores	4
1.6.3	Transferência	4
1.6.4	Controle	5
1.6.5	Stress AXI	5
1.6.6	Error Injection	5
1.6.7	Random	5
1.7	Assertions	5
1.8	Critério de Conclusão	5

1 Plano de Verificação

Este documento define a estratégia completa de verificação funcional do bloco AXI DMA.

1.1 Estratégia de Verificação

A verificação será baseada na metodologia UVM (Universal Verification Methodology), combinando testes direcionados, geração randômica controlada e verificação baseada em assertions.

Ferramentas Utilizadas

- Simulador: Cadence Xcelium (EDA Playground)
- Visualização de sinais: GTKWave (dump.vcd)

Objetivos

- Validar interfaces AXI4-Lite e AXI4 Master
- Validar transferências DMA memória-memória
- Validar comportamento de reset e abort
- Validar detecção e reporte de erros
- Validar geração de interrupções

1.2 Arquitetura do Ambiente UVM

O ambiente será estruturado conforme diagrama lógico abaixo:

```
uvm_test
  uvm_env
    axi_lite_agent
    axi_mem_model
    dma_scoreboard
    dma_coverage
    dma_config
    virtual_sequencer
```

1.2.1 AXI Lite Agent

Responsável por acesso aos registradores do DMA. Inclui:

- Driver
- Monitor
- Sequencer

1.2.2 AXI Memory Model

Modelo AXI slave utilizado para responder às requisições do DMA master. Suporta:

- Bursts INCR
- Inserção de latência
- Backpressure
- Injeção de erros AXI

1.2.3 Scoreboard

Responsável por validar:

- Integridade dos dados transferidos
- Sequência de operações DMA
- Status final do DMA

1.2.4 Coverage Collector

Responsável pela coleta de cobertura funcional baseada em eventos de transferência, erros e comportamento AXI.

1.2.5 Virtual Sequencer

Coordena sequências entre AXI-Lite e modelo de memória AXI.

1.3 Configuração via UVM Config DB

Serão utilizados objetos de configuração para parametrização do ambiente:

- Virtual Interfaces
- Parâmetros de memória
- Configuração de latência e backpressure
- Habilitação de injeção de erros

1.4 Lista de Funcionalidades (Feature List)

1.4.1 Registradores

- Leitura e escrita AXI-Lite
- Valores de reset
- Bits W1P e W1C

-
- Prioridade START / ABORT / SW_RESET

1.4.2 Transferência DMA

- Transferência simples
- Transferência multi-burst
- Burst final parcial
- Incremento correto de endereço

1.4.3 Controle Operacional

- START somente em IDLE
- BUSY durante operação
- DONE após sucesso
- ERROR após falha

1.4.4 Reset e Abort

- Reset durante IDLE
- Reset durante transferência
- Abort com burst AXI ativo

1.4.5 Protocolo AXI

- Handshake VALID/READY
- RLAST / WLAST corretos
- ARLEN / AWLEN corretos
- WSTRB conforme política definida

1.4.6 FIFO Interna

- Operação normal
- FIFO cheia gerando pausa na leitura
- FIFO vazia pausando escrita

1.4.7 Interrupções

- IRQ_DONE
- IRQ_ERROR
- Saída física irq_o

1.5 Métricas de Cobertura

1.5.1 Code Coverage

Tipo	Meta
Line Coverage	$\geq 95\%$
Toggle Coverage	$\geq 90\%$
FSM Coverage	100%

1.5.2 Functional Coverage

Cobertura funcional será coletada para:

- Tamanho de transferência
- Comprimento de burst
- Eventos de erro
- Eventos de reset e abort
- Eventos de backpressure

1.6 Casos de Teste

1.6.1 Smoke Tests

- TC_BASIC_TRANSFER

1.6.2 Registradores

- TC_REGISTER_RW
- TC_REGISTER_RESET

1.6.3 Transferência

- TC_SINGLE_BURST
- TC_MULTI_BURST
- TC_PARTIAL_FINAL_BURST

1.6.4 Controle

- TC_RESET_IDLE
- TC_RESET_TRANSFER
- TC_ABORT_TRANSFER

1.6.5 Stress AXI

- TC_BACKPRESSURE_READ
- TC_BACKPRESSURE_WRITE

1.6.6 Error Injection

- TC_AXI_READ_ERROR
- TC_AXI_WRITE_ERROR

1.6.7 Random

- TC_RANDOM_TRANSFER

1.7 Assertions

- VALID mantido até READY
- DONE e ERROR mutuamente exclusivos
- START ignorado quando BUSY ativo
- Sequência AXI válida

1.8 Critério de Conclusão

A verificação será considerada completa quando:

- Todos os testes executarem com sucesso
- Cobertura funcional $\geq 95\%$
- Metas de code coverage atingidas
- Nenhuma assertion falhar