Caminho de Dados Simplificado do RISC-V Trabalho Prático 02 - CCF 252

Gabriel Sanches Vinhal de Queiroz - 3748¹, Vinícius Augusto Assis Ferreira - 4242²

¹Instituto de Ciências Exatas e Tecnológicas – Universidade Federal de Viçosa(UFV) - Florestal Rodovia LMG 818, km 06 – 35.690-000 – Florestal – MG – Brazil

²Ciência da Computação – Universidade Federal de Viçosa - UFV Florestal, M.G.

gabriel.sanches@ufv.br, vinicius.assis@ufv.br

Abstract. This work consists of the implementation in synthesizable verilog language of a simplified version of the RISC-V data path that can execute the ADD, SUB, AND, OR, LD, SD, BEQ, LW, SW, XOR, ADDI, SLL, and BNE instructions. This code will also be used to implement on a DE2-115 FPGA (Cyclone IV, Altera).

Resumo. Este trabalho consiste na implementação em linguagem verilog sintetizável de uma versão simplificada do caminho de dados do RISC-V que consiga executar as instruções ADD, SUB, AND, OR, LD, SD, BEQ, LW, SW, XOR, ADDI, SLL e BNE. Esse código também será usado para implementar em uma FPGA DE2-115 (Cyclone IV, Altera).

1. Introdução

A arquitetura RISC-V é uma abordagem moderna e aberta no campo da ciência da computação. Como uma Arquitetura de Conjunto de Instruções (ISA) flexível e simplificada, ela tem ganhado popularidade crescente. Ao seguir os princípios da Computação de Conjunto de Instruções Reduzido (RISC), o RISC-V utiliza um conjunto de instruções simples e um design eficiente, facilitando o desenvolvimento de processadores. Uma das características mais notáveis do RISC-V é sua natureza de código aberto. Com especificações e documentação disponíveis gratuitamente, essa arquitetura promove a colaboração e a inovação.

Em RISC-V, o caminho de dados é uma estrutura composta por unidades lógicoaritméticas responsáveis por executar diversas instruções. Essas unidades realizam operações como adição, subtração, desvios, leitura e escrita de dados, entre outras. Essas funções são essenciais para o processamento e execução de instruções dentro de um sistema computacional. Neste trabalho, foi pedido para utilizar o caminho de dados simplificado, como podemos ver logo abaixo.




Figure 1. Caminho de dados simplificado

2. Desenvolvimento

2.1. Organização

Os arquivos ficaram organizados da seguinte forma:




Figure 2. Estrutura dos arquivos

Módulos do código:

2.1.1. Program Counter (PC)

O program counter é um registro que contém o endereço da instrução atual que está sendo executada. Após a execução de uma instrução, o PC é atualizado para apontar para o próximo endereço de memória onde a próxima instrução está armazenada.

Figure 3. Módulo PC

2.1.2. add4

O "add4" executa operações aritméticas para incrementar o PC para buscar a próxima instrução.

```
you, há 33 minutos | 1 author (You)

module add4(

input wire clock,
input wire reset,
input wire [31:0] saidaPC,
output reg [31:0] saida

;

always @(posedge clock) begin
if (reset) begin
saida = 32'b0;
end
else begin

saida = saidaPC + 32'b1;
end
end
endmodule
```

Figure 4. Módulo add4

2.1.3. add

O "add" executa operações aritméticas somando dois operandos, o primeiro é endereço do PC e o outro é o imediato gerado.

```
src > V addv

You, há 2 minutos | 1 author (You)

1 module add(
2 input wire clock,
3 input reset,
4 input wire [31:0] saidaPC,
5 input wire [31:0] saidaImmGen,
6 output reg [31:0] saida
7 );
8 wire [31:0] mudancaIMM;
9

10 assign mudancaIMM = (saidaImmGen <<< 1);
11
12 always @(posedge clock) begin
13 if (reset) begin
14 | saida = 32'b0;
15 end
16 else begin
17
18 end
19 end
20 endmodule
```

Figure 5. Módulo add

2.1.4. Tipos de Multiplexadores implementados

O "mux2pra1" e o "muxBranch" representa um multiplexador que seleciona uma das várias entradas com base em sinais de controle. No caminho de dados, um MUX é usado para selecionar a entrada apropriada para diferentes estágios do caminho de dados, como a seleção entre o PC e o endereço de destino da ramificação.

```
src > V mux2pra1.v

You, há 23 horas | 1 author (You)

1 module mux2pra1(
2 input wire clock,
3 input wire [31:0] entrada1,
4 input wire [31:0] entrada2,
5 input wire controle,
6 output reg [31:0] saida);

8 always @(posedge clock) begin

9

10 if (controle == 0) begin
11 saida <= entrada1;
12 end
13

14 if (controle == 1) begin
15 saida <= entrada2;
16 end
17

18 end
19
20 endmodule
```

Figure 6. Módulo mux2pra1

```
you onterm | 1 author (You)

1 module muxBranch(
2 input wire clock,
3 input wire [31:0] entradaADD4,
4 input wire [31:0] entradaADD,
5 input wire branch,
6 input wire branch,
10 output reg [31:0] saida
8 );
9 reg resutado;
10
11 always @(posedge clock) begin
12 resutado = 1'be; You, ontem * refator
13 if(branch == 1 && saidaZeroALU == 1)begin
14 resutado = 1'b1;
15 end
16 if (resutado == 0) begin
17 saida = entradaADD4;
18 end
19 if (resutado == 1) begin
20 saida = entradaADD;
21 end
22 end
23 endmodule
24
```

Figure 7. Módulo muxBranch

2.1.5. intructionMemory

O "instructionMemory" é responsável por armazena as instruções do programa. Normalmente, ela é quem fornece as instruções ao processador com base no valor do PC.

```
| West | Company | Company
```

Figure 8. Módulo instructionMemory

2.1.6. ImmGen

O modulo "immGen" extrai o valor imediato da instrução. Normalmente, ele é usado em instruções como ramificação, carregamento e armazenamento.

Figure 9. Módulo ImmGen

2.1.7. control

O módulo "control" é responsável por gerar sinais que controlam o funcionamento dos componentes do caminho de dados de um processador. Ele recebe como entrada o código de operação (opcode) da instrução atual e produz sinais de controle que ativam ou desativam componentes específicos no caminho de dados.

Esses sinais de controle são essenciais para coordenar as operações dentro do processador. Eles indicam quais componentes devem estar ativos ou inativos em cada ciclo de clock, garantindo que a instrução correta seja executada e que os recursos necessários sejam utilizados adequadamente.

O módulo "control" desempenha um papel fundamental na sincronização e coordenação do processador, permitindo que as instruções sejam executadas corretamente e controlando o fluxo de dados através dos diferentes componentes do caminho de dados.

Figure 10. Módulo control

2.1.8. Register

O módulo register vai armazenar os dados durante a execução das instruções destro dos registradores. Eles fornecem acesso rápido aos operandos para operações aritméticas e lógicas. No caminho de dados, os registradores são normalmente implementados como uma matriz e inicializada com zeros.

Figure 11. Módulo register

2.1.9. aluControl

O módulo "aluControl" é responsável por gerar sinais de controle que determinam a operação a ser realizada pela Unidade de Lógica Aritmética (ALU). Ele recebe como entrada o código de função da instrução e produz sinais de controle que especificam qual operação aritmética ou lógica deve ser executada, como adição, subtração, operações lógicas E (AND), OU (OR), entre outras.

Esses sinais de controle são cruciais para configurar corretamente a ALU e direcionar suas operações de acordo com a instrução atual. Eles indicam à ALU qual operação específica deve ser realizada, garantindo que a instrução seja executada corretamente e produza o resultado desejado.

O módulo "aluControl" desempenha um papel importante na coordenação e no controle das operações aritméticas e lógicas dentro do processador, permitindo que diferentes instruções sejam executadas de acordo com suas respectivas operações específicas.

Figure 12. Módulo aluControl

2.1.10. ALU

A ALU é responsável pela execução de operações aritméticas e lógicas nos operandos. Ela recebe a entrada do arquivo de register ou do ImmGen e executa a operação especificada com base nos sinais de controle gerados pelo controle da ALU.

```
module alu(
    input wire clock.
    input wire [3:0] ALUcontrol,
input wire [31:0] entrada1,
    input wire [31:0] entrada2,
output reg [31:0] saida,
    output reg Zero);
    always @(posedge clock) begin
         case (ALUcontrol)
             4'b0000: begin
                 saida <= entrada1 & entrada2;
                 Zero = 1'b0;
             4'b0001: begin
                  saida <= entrada1 | entrada2;
                  Zero = 1'b0;
                  saida <= entrada1 + entrada2;
                  Zero = 1'b0;
             4'b0110: begin
                  saida <= entrada1 - entrada2;
                  if (saida == 0) begin
                      Zero = 1'b1;
                  end else begin
Zero = 1'b0;
             end
endmodule
```

Figure 13. Módulo alu

2.1.11. DataMemory

O módulo "dataMemory" é responsável por armazenar os dados que são acessados por instruções de leitura e escrita. Ele oferece operações de leitura e escrita para transferir dados entre o processador e a memória. O endereço utilizado para acessar a memória de dados geralmente é fornecido pela ALU (Unidade Lógica Aritmética) ou pelo gerador imediato.

Esse módulo atua como uma interface entre o processador e a memória, permitindo que o processador leia dados da memória ou escreva dados na memória conforme necessário. Quando um endereço de memória e um sinal de controle são recebidos,

o módulo "dataMemory" realiza as operações adequadas para recuperar ou armazenar os dados na memória.

```
src > V

dataMemory.v

You, há 2 horas | 1 author (You)

1 module dataMemory(
2 input wire clock,
3 input reset,
4 input wire MemNrite,
5 input wire [31:0] enderecoDeEntrada,
6 input wire [31:0] readData,
7 output reg [31:0] readData);
9
10 reg [31:0] dadosMemoria [0:31];
11
12 always @(posedge clock) begin
13
14 if(reset) begin
15 for (integer i = 0; i < 32; i = i + 1) begin
16 dadosMemoria[i] (- 32'd0;
18
19
20 end else begin
21
22 if(MemNrite) begin
23 dadosMemoria[enderecoDeEntrada] = writeData;
24 end
25
26 if(MemRead) begin
27 readData = dadosMemoria[enderecoDeEntrada];
28 end
29 end
20 end
21 readData = dadosMemoria[enderecoDeEntrada];
28 end
29 end
20 end
```

Figure 14. Módulo dataMemory

Esses componentes trabalham em conjunto no caminho de dados de um processador RISC-V para executar instruções. O PC (Program Counter) mantém o endereço da próxima instrução a ser buscada na memória de instruções. A Unidade de Controle decodifica a instrução buscada, gerando sinais de controle que são enviados para os outros componentes. O gerador imediato extrai o valor imediato presente na instrução, enquanto a ALU (Unidade Lógica Aritmética) executa operações aritméticas ou lógicas com base nos sinais de controle fornecidos pela Unidade de Controle da ALU. Os registradores armazenam operandos e resultados intermediários, e a memória de dados é utilizada para armazenar e recuperar dados conforme necessário.

De forma geral, o caminho de dados forma o núcleo central para a execução de instruções em um processador RISC-V, fornecendo os componentes essenciais para buscar, decodificar, executar e armazenar os resultados das instruções. Cada componente desempenha um papel específico, contribuindo para o funcionamento geral do processador.

3. Instruções de execução

Para a execução do programa, foi criado um makefile para facilitar, sendo importante ressaltar que é pré-requisito ter o "Icarus Verilog" instalado na máquina. Para rodar o programa, basta digitar o comando no terminal: "make all" e, logo em seguida digitar o comando "make run".

4. Conclusão

Em conclusão, a arquitetura RISC-V é uma arquitetura de conjunto de instruções moderna e aberta que oferece simplicidade, flexibilidade e personalização. Sua natureza de código aberto e escalabilidade a tornam uma opção atraente para estudantes e profissionais interessados em arquitetura de computadores. Esse trabalho também permitiu conhecimento prático dos estudos dados em aula.

5. Referências

Nesse trabalho prático foi usado como suporte bibliográfic0 o livro base da disciplina de Organização de Computadores I, o [Patterson and Hennessy 2021].

References

Patterson, D. A. and Hennessy, J. L. (2021). *Computer Organization and Design - RISC-V edition*. Patterson-Hennessy, 2^a edição edition.