

#### UNIVERSIDADE FEDERAL DE RORAIMA

# Programação em VHDL

**Prof. Herbert Oliveira Rocha** 




#### UNIVERSIDADE FEDERAL DE RORAIMA

# Programação em VHDL


Baseado nas aulas do Prof. Dr. Mauricio Figueiredo and Prof. Dr. Raimundo Barreto - UFAM


**Prof. Herbert Oliveira Rocha** 

### Quartus



## **Quartus**





Conexão entre componentes já existentes


Criação de um componente a partir de uma entity

#### **Entity**

#### Component

```
entity INV is
   port (A: in STD_LOGIC;
   F: out STD_LOGIC);
end INV;

component INV
   port (A: in STD_LOGIC;
   F: out STD_LOGIC);
end component;
```




```
library IEEE;
use IEEE.STD LOGIC 1164.all;
entity MUX2 is
  port (SEL, A, B: in STD LOGIC;
  F : out STD LOGIC);
end:
architecture STRUCTURE of MUX2 is
component INV
  port (A: in STD LOGIC;
  F: out STD LOGIC);
end component;
```

As declarações de dois componentes (para INV e AOI) aparecem na parte declarativa da arquitetura (que é um termo técnico VHDL que significa que as declarações de componente são codificadas antes do início).

```
component AOI
  port (A, B, C, D: in STD_LOGIC;
  F : out STD_LOGIC);
end component;

signal SELB: STD_LOGIC;


begin
  G1: INV port map (SEL, SELB);
  G2: AOI port map (SEL, A, SELB, B, F);
end;
```



#### **Port Maps**


- As portas em uma declaração de componente normalmente deve coincidir com as portas na declaração da entidade um-para-um.
- A declaração de componente define os nomes, a ordem, o modo e os tipos de portas para ser usado quando o componente é instanciado no corpo arquitetura.
- Instanciando um componente implica fazer uma cópia local da entidade correspondente no projeto - um componente é declarado uma vez dentro de qualquer arquitetura, mas pode ser instanciado qualquer número de vezes.

## Praticando!!!




# Praticando!!!

12



# **XOR** usando componentes




## **Exemplo 1**

## Multiplexador 2x1

```
ENTITY Multiplex2x1 IS
      PORT (
        A, B, S : IN BIT;
            Saida : OUT BIT
       );
END Multiplex2x1;
ARCHITECTURE Mux2x1 OF Multiplex2x1 IS
BEGIN
      Saida <= (A AND S) OR (B AND NOT(S));
END Mux2x1;
```


# **Exemplo 1**

### Multiplexador 4x1



# Exemplo 1


#### Multiplexador 4x1 – RTL Viewer




#### **State Machine**

#### Maquina de Estados em VHDL

Destinam-se a ser portátil, de fácil compreensão, limpo, e dar resultados consistentes com praticamente qualquer ferramenta de síntese.



```
header type sm:
 PROCESS (clk 50, reset n, a5 or c3, byte assembled, byte cnt ps,
header type ps, header type ns)
BEGIN
  --clocked part
   IF (reset n = '0') THEN
     header type ps <= waiting;
   ELSIF (clk 50'EVENT AND clk 50 = '1') THEN
     header type ps <= header type ns;
   END IF;
   --combinatorial part
   CASE header type ps IS
     WHEN waiting =>
      IF (byte assembled = '1') AND (byte cnt ps = header) AND
(a5 \text{ or } c3 = '1') \text{ THEN}
        header type ns <= temp pkt;
      ELSE
        header type ns <= waiting;
      END IF ;
     WHEN temp pkt =>
      IF (byte assembled = '1') AND (byte cnt ps = byte4) THEN
        header type ns <= waiting;
      ELSE
        header type ns <= temp pkt;
      END IF ;
   END CASE;
 END PROCESS header type sm;
```



#### **Praticando**

