# RELATÓRIO TÉCNICO FINAL

## Engenharia de Computação — Comunicação de Dados - Sistemas Reconfiguráveis

## 1. IDENTIFICAÇÃO:

| | |
|---|---|
| **Título do Projeto:** | CODIFICAÇÃO DE LINHA MANCHESTER (IEEE 802.3) E MANCHESTER DIFERENCIAL EM VHDL (FPGA BASYS 3) |
| **Professor Orientador:** | PROF. DR. VINÍCIUS S. BORGES |
| **Integrantes (Grupo 8):** | ARTHUR BENEVIDES - 082230016<br>FERNANDO MONTANHER - 082230010<br>GUILHERME COSTA - 081240041<br>JUAN HADDAD - 081240043<br>MURILLO ANDO - 082240042 |
| **Semestre:** | 2026/2 |

## 2. ELEMENTOS TEXTUAIS:

### 2.1 Introdução

Em sistemas de comunicação digital em banda-base, a codificação de linha (*line coding*) situada na Camada Física do modelo de referência OSI é responsável por converter uma sequência lógica de bits de informação ('0' e '1') em uma forma de onda elétrica adequada às restrições físicas do canal de transmissão. Embora os códigos não retorno a zero (*Non-Return-to-Zero* — NRZ-L e NRZ-I) apresentem implementação elementar e reduzida ocupação espectral, sua aplicação direta em enlaces seriais síncronos enfrenta duas limitações críticas: a presença de forte componente em corrente contínua (DC) e a ausência de transições de nível durante longas sequências de símbolos idênticos.

A ausência prolongada de bordas elétricas impede que o circuito de recuperação de relógio (*Clock and Data Recovery* — CDR) do receptor mantenha o sincronismo de fase e frequência com o transmissor, ocasionando escorregamento de bits (*clock drift*). Adicionalmente, em canais acoplados por transformadores de pulso ou capacitores de bloqueio, a tensão média não nula provoca o deslocamento gradual do limiar de decisão do receptor, fenômeno

conhecido como flutuação da linha de base (*baseline wander*).

Para superar essas restrições estruturais, os códigos bifásicos da família Manchester — amplamente padronizados em redes locais Ethernet 10BASE-T (IEEE 802.3), redes Token Ring (IEEE 802.5), etiquetas RFID e barramentos industriais — dividem cada intervalo de símbolo em duas metades simétricas e impõem obrigatoriamente uma transição de nível no centro de cada bit. O presente trabalho tem como objetivo desenvolver, validar por simulação comportamental e implementar fisicamente em FPGA (placa Digilent Basys 3) dois projetos independentes em VHDL correspondentes aos codificadores **Manchester (padrão IEEE 802.3)** e **Manchester Diferencial**, integrando saídas simultâneas em LEDs (1 Hz), conector PMOD para osciloscópio (1 kHz) e controlador de vídeo VGA (640×480 @ 60 Hz).

## 2.2 Revisão Bibliográfica e Fundamentação Teórica

### 2.2.1. Codificação Manchester e Convenções IEEE 802.3 vs. G. E. Thomas

Na codificação Manchester clássica (também denominada *Biphase-Level*), a informação binária não é representada pelo nível absoluto de tensão ao longo de todo o período de símbolo, mas pelo **sentido da transição elétrica ocorrida exatamente na metade do intervalo de bit ($T_b$ / 2)**. Na literatura técnica coexistem duas convenções complementares: a convenção original de G. E. Thomas (que define o bit '0' como uma transição de subida e o bit '1' como uma transição de descida) e a convenção padronizada pelo **IEEE 802.3 (Ethernet)**, adotada obrigatoriamente neste projeto:

- **Bit '0' (Convenção IEEE 802.3):** A primeira metade do intervalo de bit permanece em nível lógico alto ('1' = 3,3 V) e a segunda metade permanece em nível lógico baixo ('0' = 0 V), caracterizando uma **transição de descida (alto → baixo)** no centro do bit;
- **Bit '1' (Convenção IEEE 802.3):** A primeira metade do intervalo de bit permanece em nível lógico baixo ('0' = 0 V) e a segunda metade permanece em nível lógico alto ('1' = 3,3 V), caracterizando uma **transição de subida (baixo → alto)** no centro do bit.

Em termos algébricos booleanos, definindo um sinal de relógio alinhado ao símbolo que vale '1' na primeira metade e '0' na segunda metade, o sinal Manchester IEEE 802.3 equivale à operação lógica **XNOR** entre o bit de entrada e o relógio (isto é, **not cur_bit** na primeira metade e **cur_bit** na segunda metade).


### 2.2.2. Codificação Manchester Diferencial (IEEE 802.5)

Na codificação **Manchester Diferencial** (também conhecida como *Conditional DePhase* — CDP, padronizada na norma IEEE 802.5), a transição central em $T_b$ / 2 é preservada em todos os símbolos com a finalidade exclusiva de fornecer sincronismo de relógio. O valor lógico do bit, por sua vez, é codificado de maneira relativa (diferencial) pela **presença ou ausência de transição na fronteira de início do intervalo de bit**:

- **Bit '0':** Ocorre **inversão** do nível lógico imediatamente na fronteira de início do intervalo de bit em relação ao nível final do bit anterior, seguida pela inversão obrigatória no centro do bit;
- **Bit '1': Mantém-se** na primeira metade do novo bit o mesmo nível lógico em que terminou a segunda metade do bit anterior (ausência de transição na fronteira), ocorrendo inversão apenas no centro do bit.

Como o nível da primeira metade depende do estado final do símbolo precedente, o codificador diferencial constitui uma máquina de estados finitos com memória de 1 bit. Neste trabalho, definiu-se como condição inicial padronizada que o registrador de saída assume **nível lógico baixo ('0') imediatamente após o reset**.

**Figura 1** - Comparação teórica das formas de onda para a sequência 10110010 (NRZ-L, Manchester IEEE 802.3, Manchester G. E. Thomas e Manchester Diferencial)





**Fonte:** Elaborado pelos autores (2026).

### 2.2.3. Autossincronização, Componente DC e Largura de Banda Espectral

Em ambos os esquemas Manchester, a garantia determinística de uma transição central a cada intervalo $T_b$ torna o sinal **autossincronizante**, permitindo que malhas de travamento de fase digitais (DPLL) extraiam o relógio diretamente do fluxo serial mesmo diante de sequências arbitrárias de zeros ou uns. Ademais, como cada símbolo permanece exatamente metade do tempo em nível alto e metade em nível baixo, o valor médio integrado em cada período $T_b$ é constante e a Densidade Espectral de Potência (PSD) apresenta nulo estrito em f = 0 Hz (**ausência de componente DC**).

O compromisso fundamental imposto pelos códigos bifásicos reside na duplicação da taxa máxima de modulação (*baud rate*). Quando se transmite uma sequência de bits iguais no Manchester clássico (ou uma sequência de bits '0' no Manchester Diferencial), o sinal sofre duas transições por bit (no início e no meio), comportando-se como uma onda quadrada de frequência fundamental $f_{máx} = 1 / T_b = R_b$ — o dobro da frequência fundamental máxima $R_b$ / 2 de um código NRZ alternado. Dessa forma, o primeiro nulo espectral situa-se em $2 \cdot R_b$, exigindo o dobro da largura de banda de transmissão.

**Figura 2** - Comparação da Densidade Espectral de Potência (PSD) normalizada entre os códigos NRZ e Manchester




**Fonte:** Elaborado pelos autores (2026).

## 2.3 Material e Métodos

### 2.3.1. Recursos de Hardware e Software

O desenvolvimento experimental foi conduzido integrando o ambiente de síntese e simulação da AMD/Xilinx à plataforma de prototipagem em FPGA e ao instrumento de medição e aquisição de sinais da Digilent, conforme especificado nos Quadros 1 e 2.

**Quadro 1** - Recursos de hardware utilizados na implementação e validação experimental

| Item | Especificação Técnica | Função no Sistema |
|---|---|---|
| Placa FPGA Digilent Basys 3 | FPGA Xilinx Artix-7 (xc7a35tcpg236-1), 33.280 células lógicas, oscilador interno de 100 MHz (pino W5) | Síntese física dos codificadores Manchester e Manchester Diferencial |
| Chaves e LEDs (SW15..SW0 / LD15..LD0) | 16 chaves deslizantes (LVCMOS33) e 16 LEDs individuais alinhados acima de cada chave | Entrada paralela da palavra de 16 bits e exibição visual sequencial a 1 s/bit (1 Hz) |
| Conector PMOD JA (JA1 e JA2) | Header fêmea 2×6 de 100 mil (JA1 = pino J1, JA2 = pino L2, JA5/JA11 = GND, LVCMOS33) | Exportação em 1 kHz (1 ms/bit) do sinal codificado (data_out) e do bit NRZ (data_raw) |
| Digilent Analog Discovery 3 | Osciloscópio USB diferencial de 2 canais (14 bits, até 125 MS/s, cabo MTE 2×15 Flywire) | Captura e medição real das formas de onda de 1 kHz e modo Scan nos pinos PMOD |
| Interface e Monitor VGA | Conector DB15 de 12 bits (4R, 4G, 4B) + Hsync (P19) e Vsync (R19) operando em 640×480 @ 60 Hz | Exibição visual do estado lógico codificado por meio de cores pulsantes em tela cheia |

**Fonte:** Elaborado pelos autores (2026).

**Quadro 2** - Recursos de software e ambiente de desenvolvimento


| Ferramenta | Versão / Padrão | Finalidade no Projeto |
|---|---|---|
| AMD/Xilinx Vivado Design Suite | Versão 2025.2 (64 bits) | Edição RTL, síntese lógica, Place & Route, análise de timing e geração dos bitstreams (.bit) |
| Vivado Simulator (xsim) | Padrão VHDL IEEE 1076 (STD_LOGIC_1164 / NUMERIC_STD) | Simulação comportamental dos testbenches auto-verificáveis com instruções assert |
| Digilent WaveForms | Versão 3.24.4 (Instrumento Scope) | Aquisição, trigger e inspeção temporal das formas de onda reais medidas pelo Analog Discovery 3 |

**Fonte:** Elaborado pelos autores (2026).

### 2.3.2. Arquitetura Síncrona e Decisões de Projeto em VHDL


Os módulos principais (**manchester.vhd** e **manchester_dif.vhd**) foram projetados segundo uma arquitetura estritamente síncrona comandada pela borda de subida do clock de 100 MHz (**W5**). A duração do intervalo de símbolo é parametrizada pelo generic **CYCLES_PER_BIT** (validado em tempo de elaboração por asserção de paridade **CYCLES_PER_BIT mod 2 = 0**), dividindo cada bit em duas metades exatas de **HALF = CYCLES_PER_BIT / 2** ciclos de relógio, conforme ilustrado nas Figuras 3 e 4.

**Figura 3** - Arquitetura interna em blocos do codificador Manchester IEEE 802.3 (manchester.vhd)




**Fonte:** Elaborado pelos autores (2026).

**Figura 4** - Arquitetura interna em blocos do codificador Manchester Diferencial com realimentação de estado (manchester_dif.vhd)




**Fonte:** Elaborado pelos autores (2026).

Para assegurar operação determinística em hardware real e eliminar falhas de instrumentação, foram adotadas quatro decisões estruturais de engenharia digital:

- **Sincronizador de Duplo Flip-Flop no Botão BTNC (rst_meta e rst_s):** Como o acionamento mecânico do botão BTNC (pino U18) é assíncrono em relação ao clock de 100 MHz, o sinal atravessa dois flip-flops em série antes de comandar a máquina de estados, mitigando o risco de metaestabilidade na saída do reset;
- **Amostragem Síncrona do Switch na Fronteira de Símbolo (cur_bit):** O estado da chave data_in(nxt_idx) é capturado no registrador cur_bit exclusivamente no primeiro ciclo de cada novo bit (cnt = CYCLES_PER_BIT - 1). Caso o usuário movimente uma chave durante a transmissão daquele próprio bit, cur_bit preserva a integridade do símbolo em andamento;
- **Saídas Registradas Isentas de Glitches (enc e cur_bit):** Os pinos externos data_out, data_raw e led[15:0] são alimentados por registradores síncronos e não por lógica combinacional direta, eliminando pulsos espúrios (*glitches*) durante a transição entre switches adjacentes;
- **Arquitetura de Dupla Taxa no Topo (u_slow a 1 Hz e u_fast a 1 kHz):** As entidades de topo (manchester_top.vhd e manchester_dif_top.vhd) instanciam simultaneamente o codificador com CPB_LED = 100_000_000 (1 s/bit para observação humana nos LEDs e

no monitor VGA) e com CPB_SCOPE = 100_000 (1 ms/bit = 1 kHz nos pinos PMOD JA1 e JA2 para visualização estacionária no osciloscópio).

**Quadro 3** - Núcleo síncrono do codificador Manchester IEEE 802.3 (manchester/src/manchester.vhd)

```
-- Sincronizacao de reset (2 FFs) e controle de tempo por bit (CYCLES_PER_BIT)
if rst_s = '1' then
    cnt     <= CYCLES_PER_BIT - 1;
    idx     <= (others => '0');
    cur_bit <= '0';
    enc     <= '0';
else
    if cnt = CYCLES_PER_BIT - 1 then
        -- Fronteira de INICIO do bit: avanca indice (15 -> 14 -> ... -> 0)
        cnt     <= 0;
        idx     <= nxt_idx;
        cur_bit <= data_in(to_integer(nxt_idx));
        -- IEEE 802.3 (1a metade): bit '0' inicia em '1'; bit '1' inicia em '0'
        enc     <= not data_in(to_integer(nxt_idx));
    elsif cnt = HALF - 1 then
        -- Meio do bit (Tb/2): transicao obrigatoria (0 -> descida p/ '0'; 1 -> subida p/ '1')
        cnt     <= cnt + 1;
        enc     <= cur_bit;
    else
        cnt     <= cnt + 1;
    end if;
end if;
```

**Fonte:** Elaborado pelos autores (2026).

**Quadro 4** - Núcleo síncrono com realimentação do codificador Manchester Diferencial (manchester_diferencial/src/manchester_dif.vhd)

```
if rst_s = '1' then
    cnt     <= CYCLES_PER_BIT - 1;
    idx     <= (others => '0');
    cur_bit <= '0';
    enc     <= '0'; -- Condicao inicial padronizada: nivel baixo ('0') pos-reset
else
    if cnt = CYCLES_PER_BIT - 1 then
        -- Fronteira de INICIO do bit: bit '0' inverte enc; bit '1' mantem enc anterior
        cnt     <= 0;
        idx     <= nxt_idx;
        cur_bit <= data_in(to_integer(nxt_idx));
        enc     <= enc xor (not data_in(to_integer(nxt_idx)));
    elsif cnt = HALF - 1 then
        -- Meio do bit (Tb/2): inversao obrigatoria de sincronismo em todos os bits
        cnt     <= cnt + 1;
        enc     <= not enc;
    else
        cnt     <= cnt + 1;
    end if;
end if;
```

**Fonte:** Elaborado pelos autores (2026).

**Quadro 5** - Instanciação de dupla escala temporal no módulo de topo (manchester_top.vhd)

```
-- Instancia lenta (1 Hz = 1 s/bit): alimenta os 16 LEDs e o controlador VGA
u_slow : entity work.manchester
    generic map ( CYCLES_PER_BIT => 100_000_000 )
    port map ( clk => clk, rst => rst, data_in => data_in,
               data_out => slow_out, data_raw => open, led => led );

-- Instancia rapida (1 kHz = 1 ms/bit): alimenta os pinos PMOD JA1 (J1) e JA2 (L2)
u_fast : entity work.manchester
    generic map ( CYCLES_PER_BIT => 100_000 )
    port map ( clk => clk, rst => rst, data_in => data_in,
               data_out => data_out, data_raw => data_raw, led => open );

-- Controlador VGA 640x480 @ 60 Hz com cores de tela cheia pulsantes
u_vga : entity work.vga_pulse
    port map ( clk => clk, rst => rst, level_in => slow_out,
               Hsync => Hsync, Vsync => Vsync,
               vgaRed => vgaRed, vgaGreen => vgaGreen, vgaBlue => vgaBlue );
```


**Fonte:** Elaborado pelos autores (2026).

## 2.4 Resultados e Discussões

### 2.4.1. Validação por Simulação Comportamental no Vivado Simulator


Os testbenches auto-verificáveis (**manchester_tb.vhd** e **manchester_dif_tb.vhd**) foram executados no Vivado Simulator parametrizando **CLK_PERIOD = 10 ns** e **CYCLES_PER_BIT = 10** (**BIT_PERIOD = 100 ns**, sendo 50 ns para cada metade de símbolo). No primeiro quadro de 16 bits (75 ns a 1.675 ns), foi injetada a palavra hexadecimal **DATA_A = 0xB2A5** (1011_0010_1010_0101 em binário, cujos 8 bits mais significativos reproduzem a sequência de referência 10110010 do enunciado). Na metade do último bit (1.625 ns), o barramento foi alterado dinamicamente para **DATA_B = 0x5A3C** (0101_1010_0011_1100), comprovando que o registrador cur_bit protege o bit SW0 até o final de seu período e inicia imediatamente a nova palavra no ciclo seguinte (1.675 ns a 3.275 ns). Por fim, em 3.400 ns foi aplicado um pulso de reset (rst = '1'), confirmando o retorno imediato de data_out a '0' e de led a 0x0000.

**Figura 5** - Resultado da simulação comportamental do Projeto 1 (Manchester IEEE 802.3) no Vivado Simulator




**Fonte:** Elaborado pelos autores (2026).

**Figura 6** - Resultado da simulação comportamental do Projeto 2 (Manchester Diferencial) no Vivado Simulator




**Fonte:** Elaborado pelos autores (2026).

### 2.4.2. Síntese, Implementação e Execução nos Switches e LEDs da Basys 3


A síntese RTL e o posicionamento e roteamento (*Place & Route*) no Vivado 2025.2 para a FPGA Artix-7 **xc7a35tcpg236-1** convergiram sem erros e com folga temporal positiva (*Worst Negative Slack* WNS = +6,158 ns para o período de 10 ns do clock de 100 MHz). O consumo de recursos lógicos permaneceu abaixo de 1% da capacidade do dispositivo, conforme detalhado no Quadro 6.

**Quadro 6** - Utilização de recursos físicos da FPGA Xilinx Artix-7 (xc7a35tcpg236-1) após síntese

| Recurso da FPGA | Utilizado no Topo | Disponível na Basys 3 | Utilização (%) | Função Principal no Circuito |
|---|---|---|---|---|
| Slice LUTs (LUT1..LUT6) | 146 LUTs | 20.800 | 0,70 % | Comparadores de meio/fim de bit, lógica XOR/NOT e demux de LEDs |
| Slice Registers (FDRE/FDSE) | 84 Flip-Flops | 41.600 | 0,20 % | Contadores de 27 e 17 bits, contadores VGA, sincronizador e enc |
| CARRY4 (Fast Carry Chains) | 11 blocos | 8.150 | 0,13 % | Incrementadores aritméticos dos contadores de ciclos |
| Bonded IOB (Pinos Físicos) | 50 pinos | 106 | 47,17 % | clk (1), rst (1), switches (16), LEDs (16), PMOD (2) e VGA (14) |
| BUFGCTRL (Clock Global) | 1 BUFG | 32 | 3,13 % | Árvore global de baixo skew para o clock de 100 MHz (pino W5) |

**Fonte:** Elaborado pelos autores (2026).

**Figura 7** - Mapeamento físico dos periféricos utilizados na placa Digilent Basys 3





**Fonte:** Elaborado pelos autores (2026).

### 2.4.3. Medições Experimentais na Saída PMOD com Osciloscópio Analog Discovery 3

Para a validação instrumental em bancada, conectou-se a entrada diferencial do Canal 1 (**1+**, fio laranja) do osciloscópio **Digilent Analog Discovery 3** ao pino **JA1 (J1 = data_out)** da placa Basys 3 e as referências negativas (**1-**, fio laranja/branco, e **GND**, fio preto) ao pino **JA5 (GND)** do conector PMOD JA. As Figuras 8 e 9 apresentam as capturas reais obtidas no software **Digilent WaveForms**.


Na Figura 8 (codificador Manchester IEEE 802.3 operando a 1 kbit/s, escala horizontal de 2,5 ms/div e amostragem a 1,2987 MHz), verifica-se a excursão lógica limpa de 0,0 V a 3,3 V (padrão LVCMOS33), com pulsos elementares de meio símbolo (0,5 ms) e pulsos duplos de período inteiro (1,0 ms) nas fronteiras entre bits opostos. Na Figura 9 (codificador Manchester Diferencial capturado em modo Scan), observa-se claramente a formação de pulsos estreitos consecutivos nos símbolos '0' (duas transições por bit: no início e no meio) e de patamares largos nos símbolos '1' (manutenção do nível na fronteira de início do bit e inversão apenas no centro).

**Figura 8** - Forma de onda experimental do codificador Manchester (IEEE 802.3) medida no pino PMOD JA1 pelo osciloscópio Digilent Analog Discovery 3 (WaveForms)



**Fonte:** Elaborado pelos autores (2026).

**Figura 9** - Forma de onda experimental do codificador Manchester Diferencial medida na Basys 3 pelo osciloscópio Digilent Analog Discovery 3 (WaveForms)




**Fonte:** Elaborado pelos autores (2026).

### 2.4.4. Visualização na Saída VGA 640×480 @ 60 Hz com Cores Pulsantes

O controlador **vga_pulse.vhd** gerou sincronismo horizontal (Hsync no pino P19) e vertical (Vsync no pino R19) rigorosamente dentro do padrão VESA 640×480 @ 60 Hz (pixel clock de 25 MHz), preenchendo toda a região ativa da tela com duas cores contrastantes moduladas em tempo real pelo sinal slow_out (1 Hz), em total sincronia visual com o deslocamento dos LEDs na placa Basys 3 (Figura 10).

**Figura 10** - Representação dos estados visuais de tela cheia na saída VGA 640×480 @ 60 Hz para nível baixo ('0') e nível alto ('1')




**Fonte:** Elaborado pelos autores (2026).

### 2.4.5. Análise Comparativa: Manchester vs. Manchester Diferencial vs. NRZ

A consolidação teórica e experimental permite confrontar diretamente os dois códigos implementados neste trabalho com os esquemas NRZ-L e NRZ-I estudados na etapa anterior da disciplina, conforme sintetizado no Quadro 7. Destaca-se que o **Manchester Clássico (IEEE 802.3)** é um código sem memória entre símbolos adjacentes (decisão baseada exclusivamente no sentido da borda central), porém sensível à inversão acidental dos fios de um par diferencial (que inverte todos os bits recebidos). Em contrapartida, o **Manchester Diferencial** incorpora memória de 1 bit (enc) e codifica a informação na presença ou ausência de transição na fronteira do símbolo, tornando-se **totalmente imune à inversão de polaridade do canal**.

**Quadro 7** - Comparação técnica entre os códigos de linha NRZ-L, NRZ-I, Manchester (IEEE 802.3) e Manchester Diferencial

| Critério Técnico | NRZ-L | NRZ-I | Manchester (IEEE 802.3) | Manchester Diferencial |
|---|---|---|---|---|
| Codificação do Bit | Nível absoluto durante todo o bit | Transição no início p/ '1'; mantém p/ '0' | Sentido da transição central (0 = ↓, 1 = ↑) | Transição no início p/ '0'; mantém p/ '1' (sempre inverte no meio) |
| Transições por Símbolo | 0 (bits iguais) ou 1 (alternados) | 0 (sequência de '0') ou 1 (sequência de '1') | 1 (bits alternados) ou 2 (bits iguais) | 1 (sequência de '1') ou 2 (sequência de '0') |
| Autossincronização (Clock) | Não (perde sincronismo em 0s ou 1s longos) | Parcial (perde sincronismo em 0s longos) | Sim (transição central garantida em todo bit) | Sim (transição central garantida em todo bit) |
| Componente DC (f = 0 Hz) | Presente (elevada em sequências longas) | Presente (elevada em sequências longas) | Nula (nível médio zero em cada símbolo) | Nula (nível médio zero em cada símbolo) |
| Taxa Máxima de Modulação | 1 Baud por bit (Rb) | 1 Baud por bit (Rb) | 2 Bauds por bit (2·Rb) | 2 Bauds por bit (2·Rb) |
| Largura de Banda (1º Nulo) | B = Rb (maior eficiência espectral) | B = Rb (maior eficiência espectral) | B = 2·Rb (dobro da largura de banda NRZ) | B = 2·Rb (dobro da largura de banda NRZ) |
| Imunidade à Inversão de Polaridade | Não (inverte todos os bits) | Sim (baseado em transição) | Não (inverte o sentido das bordas e os bits) | Sim (presença/ausência de transição é invariante) |

**Fonte:** Elaborado pelos autores (2026).

### 2.4.6. Conclusões

Os resultados obtidos na simulação comportamental (Vivado Simulator) e na validação física na placa Digilent Basys 3 (LEDs, osciloscópio Analog Discovery 3 via PMOD e monitor VGA) demonstraram concordância exata em todas as escalas de tempo (CYCLES_PER_BIT = 10, 100_000 e 100_000_000). Comprovou-se na prática como a divisão do período de símbolo em duas fases simétricas soluciona simultaneamente os problemas de recuperação de sincronismo e de componente DC inerentes aos códigos NRZ, ao custo da duplicação da largura de banda ocupada no canal.

## 2.5 Referências

DIGILENT INC. **Analog Discovery 3 Datasheet**. Rev. 1. Pullman, WA: Digilent, 2025. Disponível em: https://digilent.com/reference/test-and-measurement/analog-discovery-3/start. Acesso em: 13 nov. 2026.

DIGILENT INC. **Basys 3 FPGA Board Reference Manual**. Pullman, WA: Digilent, 2014. Disponível em: https://digilent.com/reference/programmable-logic/basys-3/reference-manual. Acesso em: 13 nov. 2026.

IEEE COMPUTER SOCIETY. **IEEE Std 802.3-2022: IEEE Standard for Ethernet**. New York: IEEE, 2022.

PEDRONI, Volnei A. **Circuit design and simulation with VHDL**. 2. ed. Cambridge: MIT Press, 2010.

SKLAR, Bernard. **Digital communications: fundamentals and applications**. 3. ed. Boston: Pearson, 2021.

STALLINGS, William. **Data and computer communications**. 10. ed. Boston: Pearson, 2014.

TANENBAUM, Andrew S.; WETHERALL, David J. **Redes de computadores**. 5. ed. São Paulo: Pearson Prentice Hall, 2011.