Documentação Técnica do Projeto

Codificação Manchester (IEEE 802.3) — Comunicação de Dados - Sistemas Reconfiguráveis — Prof. Dr. Vinícius S. Borges (2026/2)
Grupo 8: Arthur Benevides (082230016), Fernando Montanher (082230010), Guilherme Costa (081240041), Juan Haddad (081240043), Murillo Ando (082240042)

---

1. Visão Geral do Circuito

O módulo **manchester** recebe um vetor paralelo de 16 bits pela porta **data_in(15 downto 0)** e gera, na saída **data_out**, o sinal serial codificado em linha segundo o padrão **Manchester IEEE 802.3 (Ethernet)**. A transmissão percorre ciclicamente do bit mais significativo (**SW15**) até o menos significativo (**SW0**), reiniciando automaticamente em SW15 após o término de SW0.

Na convenção **IEEE 802.3** adotada neste projeto, cada intervalo de símbolo é dividido em duas metades idênticas e o bit é representado pelo sentido da transição no meio do intervalo de bit:

Bit de Entrada	1ª Metade do Intervalo	2ª Metade do Intervalo	Transição no Meio do Bit	Expressão Lógica (enc)
`0`	Nível Alto ('1')	Nível Baixo ('0')	Descida (Alto → Baixo)	`1ª metade: not bit | 2ª metade: bit`
`1`	Nível Baixo ('0')	Nível Alto ('1')	Subida (Baixo → Alto)	`1ª metade: not bit | 2ª metade: bit`

Para atender simultaneamente à observação visual humana nos LEDs/VGA e à captura instrumental em osciloscópio físico, a entidade de topo **manchester_top** instancia duas cópias do codificador com escalas de tempo distintas (**u_slow** a 1 s/bit e **u_fast** a 1 ms/bit = 1 kHz), além do controlador de vídeo **vga_pulse** (640×480 @ 60 Hz).

2. Diagrama de Blocos e Fluxo de Dados




Figura 1 — Diagrama de blocos e fluxo de sinais internos do módulo manchester e integrações em manchester_top.

O fluxo interno de sinais organiza-se em seis blocos síncronos coordenados pelo relógio de 100 MHz:

1. **Sincronizador de Reset (sync_rst):** Filtra o sinal assíncrono proveniente do botão mecânico BTNC por meio de dois flip-flops em série (**rst_meta** e **rst_s**), prevenindo metaestabilidade.
2. **Contador de Ciclos (cnt):** Conta de **0** até **CYCLES_PER_BIT - 1**. O término da contagem demarca a fronteira entre dois bits consecutivos, enquanto a constante **HALF = CYCLES_PER_BIT / 2** define o instante

exato da transição de meio de bit.

3. **Índice do Bit (idx):** Contador decrescente de 4 bits (**unsigned(3 downto 0)**) que percorre de 15 até 0 e retorna a 15 por aritmética modular (**nxt_idx <= idx - 1**).
4. **Registrador do Bit Atual (cur_bit):** Amostra o valor de **data_in(nxt_idx)** exclusivamente na borda de início de cada bit. Isso assegura que alterações manuais nos switches durante a transmissão só tenham efeito na próxima varredura daquele bit.
5. **Registrador de Codificação (enc):** Flip-flop que armazena e fornece o nível codificado livre de pulsos espúrios (*glitches*).
6. **Demultiplexador de LEDs (led_out):** Direciona o sinal codificado **enc** exclusivamente para o LED de índice **idx**, mantendo os outros 15 LEDs apagados (**'0'**).

3. Interface do Módulo (Entradas e Saídas)

3.1 Portas do Núcleo Codificador (manchester.vhd)

Porta	Direção	Tipo VHDL	Função no Sistema
`clk`	in	`std_logic`	Sinal de relógio principal da FPGA (100 MHz no pino W5)
`rst`	in	`std_logic`	Sinal de reset ativo em nível alto (botão central BTNC no pino U18)
`data_in`	in	`std_logic_vector(15 downto 0)`	Sequência paralela de 16 bits configurada nos switches SW15..SW0
`data_out`	out	`std_logic`	Sinal serial codificado registrado (enviado ao LED ativo, PMOD JA1 e VGA)
`data_raw`	out	`std_logic`	Valor NRZ do bit atualmente em transmissão (enviado ao PMOD JA2)
`led`	out	`std_logic_vector(15 downto 0)`	Vetor de acionamento dos 16 LEDs (LD15..LD0); apenas led(idx) recebe data_out

3.2 Portas Adicionais do Topo de Síntese (manchester_top.vhd e vga_pulse.vhd)

Porta	Direção	Tipo VHDL	Função no Sistema
`vga_r`	out	`std_logic_vector(3 downto 0)`	Componente Vermelho (Red DAC 4 bits) do conector VGA
`vga_g`	out	`std_logic_vector(3 downto 0)`	Componente Verde (Green DAC 4 bits) do conector VGA
`vga_b`	out	`std_logic_vector(3 downto 0)`	Componente Azul (Blue DAC 4 bits) do conector VGA
`vga_hs`	out	`std_logic`	Pulso de sincronismo horizontal VGA (ativo baixo, 640x480 @ 60 Hz)
`vga_vs`	out	`std_logic`	Pulso de sincronismo vertical VGA (ativo baixo, 640x480 @ 60 Hz)

4. Parâmetros Configuráveis (Generics)

A duração do intervalo de símbolo é inteiramente parametrizada por **generics** em número de ciclos de clock, permitindo reutilizar o mesmo código-fonte sem modificações tanto na simulação (poucos ciclos) quanto na placa física (milhões de ciclos):

Parâmetro (Generic)	Módulo	Tipo	Valor Padrão	Descrição e Restrições
CYCLES_PER_BIT	manchester	positive	100_000_000	Número de ciclos de clock por bit. Deve ser obrigatoriamente PAR (verificado por assert) para que as duas metades tenham duração idêntica (HALF = CYCLES_PER_BIT / 2).
CPB_LED	manchester_top	positive	100_000_000	Duração de 1,0 s por bit (0,5 s por metade) com clock de 100 MHz para visualização nos LEDs e no monitor VGA.
CPB_SCOPE	manchester_top	positive	100_000	Duração de 1,0 ms por bit (taxa de 1 kbit/s, 500 us por metade) para captura estacionária no osciloscópio via PMOD.

5. Funcionamento Interno

5.1 Inicialização, Reset Síncrono e Amostragem do Primeiro Bit (SW15)

Enquanto o botão **BTNC (rst)** permanece pressionado, o sinal sincronizado **rst_s** mantém-se em **'1'**. Nesse estado, o circuito força **cnt <= CYCLES_PER_BIT - 1**, **idx <= "0000"**, **cur_bit <= '0'** e **enc <= '0'**, garantindo saída em nível baixo e todos os LEDs apagados.

Ao soltar o botão (**rst_s = '0'**), já na primeira borda de subida do clock ocorre a condição **cnt = CYCLES_PER_BIT - 1**. Nesse instante:

- O contador **cnt** zera (**cnt <= 0**), iniciando a 1ª metade do primeiro bit;
- O índice **idx** recebe **nxt_idx = idx - 1 = 0 - 1 = 15** (em aritmética *unsigned* de 4 bits), selecionando imediatamente o switch mais significativo **SW15**;
- O registrador **cur_bit** captura **data_in(15)**.

5.2 Lógica de Codificação Manchester (IEEE 802.3)

Se denotarmos por **b** o bit atual e por **m** o indicador de metade do bit (**m = '0'** na 1ª metade e **m = '1'** na 2ª metade), a tabela-verdade da convenção IEEE 802.3 corresponde exatamente à porta lógica **XNOR** entre **b** e **m** (ou **b XOR (not m)**):

```
-- No inicio do bit (cnt = CYCLES_PER_BIT - 1 -> entra na 1a metade):
cnt     <= 0;
idx     <= nxt_idx;
cur_bit <= data_in(to_integer(nxt_idx));
enc     <= not data_in(to_integer(nxt_idx)); -- 1a metade: '0'->'1', '1'->'0'

-- Na metade do bit (cnt = HALF - 1 -> entra na 2a metade):
if cnt = HALF - 1 then
    enc <= cur_bit;                         -- 2a metade: '0'->'0', '1'->'1'
end if;
```

6. Mapeamento Físico na Placa Basys 3




Figura 2 — Disposição física dos periféricos utilizados na placa Digilent Basys 3.

Sinal VHDL	Sentido	Pino(s) FPGA	Padrão I/O	Periférico na Basys 3
`clk`	Entrada	`W5`	LVCMOS33	Oscilador interno de 100 MHz da Basys 3
`rst`	Entrada	`U18`	LVCMOS33	Botão central BTNC (reset síncrono ativo em '1')
`data_in[15..8]`	Entrada	`R2, T1, U1, W2, R3, T2, T3, V2`	LVCMOS33	Switches SW15 (MSB, 1º transmitido) até SW8
`data_in[7..0]`	Entrada	`W13, W14, V15, W15, W17, W16, V16, V17`	LVCMOS33	Switches SW7 até SW0 (LSB, último antes de reiniciar)
`led[15..8]`	Saída	`L1, P1, N3, P3, U3, W3, V3, V13`	LVCMOS33	LEDs LD15 até LD8 (acima de SW15..SW8)
`led[7..0]`	Saída	`V14, U14, U15, W18, V19, U19, E19, U16`	LVCMOS33	LEDs LD7 até LD0 (acima de SW7..SW0)
`data_out`	Saída	`J1`	LVCMOS33	Pino JA1 do conector PMOD JA (sinal codificado em 1 kHz)
`data_raw`	Saída	`L2`	LVCMOS33	Pino JA2 do conector PMOD JA (dado NRZ original em 1 kHz)
`vga_r[3..0]`	Saída	`N19, J19, H19, G19`	LVCMOS33	Canal Vermelho (4 bits) do conector VGA DB15
`vga_g[3..0]`	Saída	`D17, G17, H17, J17`	LVCMOS33	Canal Verde (4 bits) do conector VGA DB15
`vga_b[3..0]`	Saída	`J18, K18, L18, N18`	LVCMOS33	Canal Azul (4 bits) do conector VGA DB15
`vga_hs / vga_vs`	Saída	`P19 / R19`	LVCMOS33	Sincronismo Horizontal (HSYNC) e Vertical (VSYNC) VGA

7. Dependências e Ambiente

- **Ferramenta de Síntese e Simulação:** AMD/Xilinx Vivado Design Suite 2025.2 (totalmente compatível com Vivado 2023.1 ou superior).
- **Dispositivo FPGA Alvo:** Xilinx Artix-7 **xc7a35tcpg236-1** (placa Digilent Basys 3).
- **Bibliotecas VHDL Padrão: IEEE.STD_LOGIC_1164.ALL** e **IEEE.NUMERIC_STD.ALL** (sem dependência de IPs proprietários).