# Tutorial de Síntese e Gravação na Placa FPGA Basys 3

**Projeto: Codificação Manchester (IEEE 802.3)** — Comunicação de Dados - Sistemas Reconfiguráveis — Prof. Dr. Vinícius S. Borges (2026/2)
**Grupo 8:** Arthur Benevides (082230016), Fernando Montanher (082230010), Guilherme Costa (081240041), Juan Haddad (081240043), Murillo Ando (082240042)

---

## 1. Pré-requisitos

- **Placa FPGA:** Digilent Basys 3 (Artix-7 **xc7a35tcpg236-1**) com jumper de alimentação em **USB**.
- **Cabo:** Cabo USB A para Micro-B conectado à porta **PROG / UART** da Basys 3.
- **Software e Drivers:** AMD/Xilinx Vivado (2023.1 a 2025.2) com os drivers **Digilent Adept Runtime / Cable Drivers** instalados.

## 2. Síntese (Run Synthesis)

1. Abra o projeto **manchester/vivado_project/manchester.xpr** no Vivado.
2. Na aba **Sources** → **Design Sources**, verifique se **manchester_top** está definido como **Top Module**.
3. No painel lateral **Flow Navigator**, em *SYNTHESIS*, clique em **Run Synthesis** e clique em **OK**.
4. Aguarde a conclusão da síntese (cerca de 25 segundos) com 0 erros.

## 3. Implementação (Run Implementation)

1. Na janela exibida ao término da síntese, selecione **Run Implementation** e clique em **OK**.
2. O Vivado executará o mapeamento lógico e o roteamento físico aplicando o arquivo de constraints (**.xdc**).

## 4. Geração do Bitstream (Generate Bitstream)

1. Após a implementação terminar, selecione **Generate Bitstream** e clique em **OK** (ou clique diretamente em *PROGRAM AND DEBUG* → *Generate Bitstream*).
2. Ao finalizar, o arquivo binário **manchester_top.bit** estará pronto para gravação.

## 5. Conexão Física da Placa Basys 3

1. Conecte a Basys 3 ao computador via cabo Micro-USB e coloque a chave **POWER** (canto superior esquerdo) na posição **ON**.
2. No Vivado, clique em **Open Hardware Manager** (em *PROGRAM AND DEBUG*).
3. Na barra superior verde do Hardware Manager, clique em **Open target** → **Auto Connect**.
4. Verifique na janela *Hardware* que o dispositivo **xc7a35t_0** foi reconhecido com status *Connected*.

## 6. Programação da FPGA (Program Device)

1. Clique em **Program device** na barra superior (ou clique com o botão direito sobre **xc7a35t_0** → **Program Device...**).
2. Confirme que o campo *Bitstream file* aponta para **manchester_top.bit** e clique em **Program**.
3. O LED **DONE** da Basys 3 acenderá e a transmissão começará imediatamente a partir de **SW15** (1 segundo por bit).

## 7. Mapeamento de Uso na Placa





*Figura 1 — Mapeamento dos switches SW15..SW0, LEDs LD15..LD0 e botão de reset BTNC na Basys 3.*

- **Switches SW15 a SW0:** Definem a palavra de 16 bits a ser codificada (chave para cima = **'1'**, chave para baixo = **'0'**). A ordem de transmissão é da esquerda para a direita (**SW15** → **SW14** → **...** → **SW0**) e reinicia em **SW15**.
- **LEDs LD15 a LD0:** Apenas o LED situado imediatamente acima do switch em transmissão fica ativo; todos os outros 15 LEDs ficam apagados. Dentro do intervalo de 1 segundo daquele bit, o LED exibe a **1ª metade (0,5 s)** e a **2ª metade (0,5 s)**.
- **Botão Central (BTNC):** Enquanto mantido pressionado, congela a transmissão e mantém todos os LEDs apagados (saída em nível baixo **'0'**); ao ser solto, reinicia a varredura exatamente em **SW15**.

## 8. Roteiro Prático de Testes na Placa

Para validar o **Manchester (IEEE 802.3)** na Basys 3, configure os switches e observe cada posição:

| Caso de Teste | Configuração dos Switches | Comportamento Esperado nos LEDs (LD15 → LD0) |
|---|---|---|
| 1. Todos em '1' | Todos SW15..SW0 para cima | Em cada posição, o LED começa APAGADO (0,5 s) e depois fica ACESO (0,5 s) — transição de subida no meio do bit. |
| 2. Todos em '0' | Todos SW15..SW0 para baixo | Em cada posição, o LED começa ACESO (0,5 s) e depois fica APAGADO (0,5 s) — transição de descida no meio do bit. |
| 3. Alternados / 0xB2A5 | SW15=1, SW14=0, SW13=1, SW12=1... | LD15: apagado→aceso; LD14: aceso→apagado; LD13: apagado→aceso; LD12: apagado→aceso. |
| 4. Troca sem regravar | Inverter SW15 com circuito rodando | Na próxima passagem por LD15, o padrão de piscada inverte sem necessidade de reprogramar a FPGA. |