**FACULDADE ENGENHEIRO SALVADOR ARENA — CEFSA**
**CURSO DE ENGENHARIA DE COMPUTAÇÃO**
**COMUNICAÇÃO DE DADOS - SISTEMAS RECONFIGURÁVEIS**

# Relatório Técnico Final: Codificação de Linha Manchester (IEEE 802.3) e Manchester Diferencial em VHDL (FPGA Basys 3)

**Professor Orientador:** Prof. Dr. Vinícius S. Borges | **Semestre:** 2026/2 | **Grupo 8**

| Integrante do Grupo 8 | Registro Acadêmico (RA) | Participação no Projeto |
|---|---|---|
| Arthur Benevides | 082230016 | Modelagem VHDL, simulação, validação em bancada e documentação |
| Fernando Montanher | 082230010 | Modelagem VHDL, simulação, validação em bancada e documentação |
| Guilherme Costa | 081240041 | Modelagem VHDL, simulação, validação em bancada e documentação |
| Juan Haddad | 081240043 | Modelagem VHDL, simulação, validação em bancada e documentação |
| Murillo Ando | 082240042 | Modelagem VHDL, simulação, validação em bancada e documentação |

**Resumo:** Neste trabalho foram desenvolvidos, simulados e implementados em FPGA (Digilent Basys 3 — Xilinx Artix-7 xc7a35tcpg236-1), utilizando a linguagem VHDL e o ambiente Vivado 2025.2, dois codificadores de linha autossincronizantes: Manchester (padrão IEEE 802.3) e Manchester Diferencial. Os circuitos foram projetados com duração de bit parametrizável por meio do generic CYCLES_PER_BIT, sincronizador de duplo flip-flop para o botão de reset (BTNC), amostragem síncrona dos 16 switches (SW15 a SW0) no início de cada intervalo de símbolo e saídas registradas isentas de glitches. A validação comportamental foi realizada no Vivado Simulator com testbenches auto-verificáveis baseados em instruções assert para sequências de dados estáticas e dinâmicas (0xB2A5 e 0x5A3C). Na implementação física, o sistema exibiu o sinal codificado nos LEDs (1 s/bit), disponibilizou simultaneamente o sinal codificado e o dado NRZ original nos pinos JA1 e JA2 do conector PMOD (1 kbit/s) para análise em osciloscópio e acionou um monitor VGA (640x480 @ 60 Hz) com cores pulsantes, comprovando na prática as propriedades de autossincronização, ausência de componente DC e imunidade diferencial à inversão de polaridade.

## 1. Introdução

Em sistemas de comunicação digital em banda-base, a codificação de linha (*line coding*) situado na Camada Física do modelo OSI é responsável por converter uma sequência de bits de informação em uma forma de onda elétrica adequada às características físicas do canal de transmissão. Embora os esquemas do tipo NRZ (*Non-Return-to-Zero*, como NRZ-L e NRZ-I) apresentem implementação simples e reduzida ocupação espectral, sua aplicação prática em enlaces seriais síncronos enfrenta duas limitações severas: a presença de forte componente em corrente contínua (DC) e a ausência de transições durante longas sequências consecutivas de bits idênticos, o que provoca perda de sincronismo de relógio no receptor (*clock drift*) e deslocamento da linha de base (*baseline wander*) em canais acoplados por transformador ou capacitor.

Para superar essas restrições, os códigos bifásicos da família Manchester — amplamente adotados em padrões como Ethernet 10BASE-T (IEEE 802.3), Token Ring (IEEE 802.5), barramentos industriais, RFID e enlaces ópticos — dividem cada intervalo de bit em duas metades de igual duração e impõem obrigatoriamente uma

transição de nível no centro de cada bit. Essa transição central atua como referência de sincronismo embutida no próprio sinal transmitido (sinal autossincronizante) e garante que cada símbolo possua exatamente metade do período em nível alto e metade em nível baixo, anulando a componente DC independentemente dos dados transmitidos.

O objetivo geral deste trabalho consistiu em desenvolver, validar por simulação comportamental e implementar em hardware reconfigurável (FPGA Basys 3) dois projetos independentes em VHDL correspondentes aos codificadores **Manchester (convenção IEEE 802.3)** e **Manchester Diferencial**. Como objetivos específicos, realizaram-se: (i) a modelagem síncrona parametrizável da duração de bit; (ii) a verificação funcional automatizada no Vivado Simulator; (iii) a demonstração visual nos 16 switches e 16 LEDs da placa; (iv) a geração simultânea do sinal codificado e do dado NRZ em conector PMOD para captura em osciloscópio; e (v) a implementação de um controlador VGA 640×480 @ 60 Hz com cores de tela cheia pulsantes.

## 2. Fundamentação Teórica

### 2.1 Codificação Manchester e Convenções IEEE 802.3 vs. G. E. Thomas

Na codificação Manchester clássica (também denominada *Biphase-Level*), o valor lógico de cada bit é representado pelo sentido da transição ocorrida exatamente na metade do intervalo de símbolo ($T_b$ / 2). Na literatura técnica existem duas convenções complementares: a convenção de **G. E. Thomas** (que define o bit '0' como transição de subida e o bit '1' como transição de descida) e a convenção do padrão **IEEE 802.3 (Ethernet)**, adotada obrigatoriamente neste trabalho:

- **Bit '0' (IEEE 802.3):** 1ª metade em nível alto ('1') e 2ª metade em nível baixo ('0'), caracterizando uma **transição de descida** (alto → baixo) no centro do intervalo de bit;
- **Bit '1' (IEEE 802.3):** 1ª metade em nível baixo ('0') e 2ª metade em nível alto ('1'), caracterizando uma **transição de subida** (baixo → alto) no centro do intervalo de bit.

Algebricamente, definindo um sinal de relógio alinhado ao símbolo que vale '1' na primeira metade do bit e '0' na segunda metade (ou, de forma equivalente, um indicador de metade *m* que vale '0' na primeira metade e '1' na segunda), o nível lógico instantâneo do código Manchester IEEE 802.3 equivale à operação lógica **XNOR** entre o bit de entrada e o relógio de símbolo (isto é, **not bit** na 1ª metade e **bit** na 2ª metade).

### 2.2 Codificação Manchester Diferencial

Na codificação **Manchester Diferencial** (também conhecida como *Biphase-Mark* condicional ou CDP — *Conditional DePhase*, empregada na norma IEEE 802.5 Token Ring), a transição central no meio do intervalo de bit é mantida em todos os símbolos exclusivamente para fornecer sincronismo de relógio. A informação binária, por sua vez, passa a ser codificada de forma diferencial pela **presença ou ausência de transição no início do intervalo de bit**:

- **Bit '0':** Ocorre **inversão** do nível lógico na fronteira de início do intervalo de bit, seguida pela inversão obrigatória no meio do bit;
- **Bit '1': Mantém-se** o nível lógico em que terminou o bit anterior no início do intervalo de bit, ocorrendo inversão apenas no meio do bit.

Como a regra de codificação depende do estado final do bit imediatamente anterior, o codificador diferencial constitui uma máquina de estados finitos com memória de 1 bit. Neste projeto, adotou-se como condição inicial padronizada que **o nível da saída imediatamente após o reset é baixo ('0')**.





*Figura 1 — Comparação teórica das formas de onda para a sequência 10110010 (NRZ-L, Manchester IEEE 802.3, Manchester G. E. Thomas e Manchester Diferencial com nível inicial baixo).*

### 2.3 Autossincronização, Componente DC e Largura de Banda

Em ambos os códigos Manchester, a existência garantida de pelo menos uma transição por intervalo de bit (na marca de $T_b$ / 2) permite que o circuito de recuperação de relógio (PLL ou DPLL) do receptor mantenha o sincronismo mesmo diante de sequências arbitrárias de zeros ou uns consecutivos. Adicionalmente, para um sinal bipolar simétrico ±$V$, o valor médio integrado ao longo de qualquer símbolo individual é rigorosamente zero, resultando em densidade espectral de potência nula em $f$ = 0 Hz (ausência de componente DC).

O preço pago por essas vantagens é a duplicação da taxa de modulação (taxa de símbolos ou *baud rate*). Quando ocorre uma sequência de bits iguais no Manchester clássico (ou uma sequência de bits '0' no Manchester Diferencial), o sinal sofre duas transições por bit (no início e no meio), comportando-se como uma onda quadrada de frequência fundamental $f_{máx} = 1 / T_b = R_b$ (o dobro da frequência fundamental máxima $R_b$ / 2 de um código NRZ alternado). Consequentemente, o primeiro nulo espectral dos códigos Manchester situa-se em $\mathbf{2 \cdot R_b}$, exigindo aproximadamente o dobro da largura de banda de um sistema NRZ operando à mesma taxa de bits.





*Figura 2 — Comparação da Densidade Espectral de Potência (PSD) normalizada entre os códigos NRZ e Manchester.*

## 3. Metodologia

O desenvolvimento do trabalho foi estruturado em cinco etapas sequenciais de engenharia de sistemas digitais reconfiguráveis:

1. **Estudo Teórico e Especificação Arquitetural:** Análise das regras de transição do padrão IEEE 802.3 e do Manchester Diferencial, definição dos parâmetros de temporização baseados no clock de 100 MHz da placa Basys 3 e levantamento do mapeamento de pinos no arquivo mestre *Basys-3-Master.xdc*.
2. **Implementação RTL em VHDL:** Escrita dos módulos independentes **manchester.vhd** e **manchester_dif.vhd** com duração de bit parametrizada por **CYCLES_PER_BIT**, além do módulo controlador de vídeo **vga_pulse.vhd** e das entidades de topo **manchester_top.vhd** e **manchester_dif_top.vhd**.
3. **Validação por Simulação Comportamental:** Construção dos testbenches auto-verificáveis **manchester_tb.vhd** e **manchester_dif_tb.vhd** no Vivado Simulator, aplicando estímulos com **CYCLES_PER_BIT = 10** (**BIT_PERIOD = 100 ns**) e instruções **assert** automáticas para ambas as metades de todos os 16 bits.
4. **Síntese, Implementação e Geração de Bitstream:** Execução do fluxo completo de síntese RTL, otimização lógica, posicionamento e roteamento (*Place & Route*) para a FPGA Xilinx Artix-7 **xc7a35tcpg236-1** no Vivado 2025.2.
5. **Execução Física e Instrumentação em Bancada:** Gravação na placa Basys 3 via *Hardware Manager* e verificação experimental em três frentes simultâneas: fileira de 16 LEDs (**LD15..LD0** a 1 s/bit), osciloscópio de 2 canais conectado ao PMOD JA (**JA1/JA2** a 1 kbit/s) e monitor VGA (640×480 @ 60 Hz).

# 4. Desenvolvimento e Decisões de Projeto

## 4.1 Arquitetura Síncrona e Parametrização Temporal

Nos dois projetos desenvolvidos, adotou-se uma arquitetura totalmente síncrona controlada pela borda de subida do clock de 100 MHz (pino **W5**). A duração de cada bit foi definida pelo generic **CYCLES_PER_BIT**, validado em tempo de elaboração por uma asserção (**assert CYCLES_PER_BIT mod 2 = 0**) que assegura paridade estrita, de modo que as duas metades do bit possuam exatamente **HALF = CYCLES_PER_BIT / 2** ciclos de clock.

O controle temporal e de varredura foi dividido entre o contador de ciclos **cnt** (faixa de 0 a **CYCLES_PER_BIT - 1**) e o ponteiro de índice **idx** (**unsigned(3 downto 0)**). Durante o reset síncrono, **cnt** é inicializado em **CYCLES_PER_BIT - 1** e **idx** em 0. Dessa forma, no primeiro ciclo útil imediatamente após a liberação do reset, a condição de fim de contagem é satisfeita e **idx** assume **nxt_idx = idx - 1 = 15** (por *underflow* modular de 4 bits), iniciando a transmissão exatamente em **SW15** sem desperdiçar um período inteiro de bit após o reset.

## 4.2 Decisões Técnicas para Robustez em Hardware

Quatro decisões fundamentais de projeto foram tomadas para garantir operação limpa na placa física e nas medições instrumentais:

- **Sincronizador de Duplo Flip-Flop no Botão BTNC:** Como o acionamento mecânico do botão **BTNC (pino U18)** pelo usuário é assíncrono em relação ao clock de 100 MHz, o sinal passa por dois flip-flops em série (**rst_meta** e **rst_s**) antes de comandar os registradores internos. Isso elimina falhas de violação de *setup/hold* na saída do reset.
- **Amostragem do Switch Restrita ao Início do Bit (cur_bit):** O valor da chave **data_in(nxt_idx)** é capturado no registrador **cur_bit** apenas no ciclo inicial de cada intervalo de símbolo. Caso um switch seja movimentado manualmente no meio da transmissão daquele próprio bit, o registrador **cur_bit** impede que o sinal mude de forma espúria no meio do símbolo; a alteração passa a valer na próxima varredura cíclica.
- **Saídas Registradas por Flip-Flop (enc e cur_bit):** Tanto **data_out** quanto **data_raw** são extraídos diretamente de registradores síncronos, e não de portas combinacionais. Essa decisão eliminou completamente pulsos espúrios (*glitches*) de transição de *mux* quando observados no osciloscópio em alta resolução.
- **Dupla Escala de Tempo no Topo (CPB_LED vs. CPB_SCOPE):** Para permitir que o usuário observe simultaneamente os LEDs/VGA a olho nu e a forma de onda estacionária no osciloscópio sem precisar ressintetizar o projeto com outro generic, o módulo de topo instancia **u_slow** (**CPB_LED = 100_000_000** → 1 s/bit nos LEDs e VGA) em paralelo com **u_fast** (**CPB_SCOPE = 100_000** → 1 ms/bit = 1 kHz nos pinos PMOD

JA1 e JA2).





*Figura 3 — Diagrama de blocos implementado para o Projeto 1 (Manchester IEEE 802.3).*





*Figura 4 — Diagrama de blocos implementado para o Projeto 2 (Manchester Diferencial com realimentação do estado enc).*

# 5. Resultados

## 5.1 Resultados das Simulações Comportamentais no Vivado Simulator

Ambos os testbenches foram executados no Vivado Simulator com **CLK_PERIOD = 10 ns** e **CYCLES_PER_BIT = 10** (**BIT_PERIOD = 100 ns**, sendo 50 ns por metade de bit). Na primeira passagem completa de 16 bits (75 ns a 1.675 ns), foi transmitida a palavra hexadecimal **DATA_A = 0xB2A5** (**1011_0010_1010_0101** em binário, cujos 8 bits mais significativos correspondem exatamente à sequência de exemplo **10110010** do enunciado). Na metade do último bit do primeiro quadro (1.625 ns), a entrada foi comutada para **DATA_B = 0x5A3C** (**0101_1010_0011_1100**), verificando-se a preservação do bit SW0 em andamento e a transição imediata para a nova sequência no segundo quadro (1.675 ns a 3.275 ns). Por fim, em 3.400 ns foi aplicado um pulso de reset (**rst = '1'**), confirmando-se o retorno imediato de **data_out** a '0' e de **led** a **0x0000**.





*Figura 5 — Resultado da simulação comportamental do Projeto 1 (Manchester IEEE 802.3) no Vivado Simulator.*





*Figura 6 — Resultado da simulação comportamental do Projeto 2 (Manchester Diferencial) no Vivado Simulator.*

### 5.2 Síntese, Implementação e Funcionamento na Placa FPGA Basys 3

A síntese e a implementação física no Vivado 2025.2 para a FPGA Artix-7 **xc7a35tcpg236-1** convergiram sem erros ou avisos críticos, apresentando consumo inferior a 1% dos recursos lógicos do dispositivo, conforme detalhado na tabela extraída do relatório *utilization_synth.rpt*:

| Recurso da FPGA (xc7a35tcpg236-1) | Utilizado no Topo Completo | Disponível na Basys 3 | Utilização (%) | Função Principal no Circuito |
|---|---|---|---|---|
| Slice LUTs (LUT1 a LUT6) | `146 LUTs` | 20.800 | `0,70 %` | Comparadores de meio/fim de bit, lógica XOR/NOT e demux de LEDs |
| Slice Registers (FDRE / FDSE) | `84 Flip-Flops (55 FDRE + 29 FDSE)` | 41.600 | `0,20 %` | Contadores de 27 e 17 bits, contadores VGA, sincronizador e enc |
| CARRY4 (Fast Carry Chains) | `11 blocos` | 8.150 | `0,13 %` | Incrementadores aritméticos dos contadores de ciclos |
| Bonded IOB (Pinos Físicos) | `50 pinos (18 In / 32 Out)` | 106 | `47,17 %` | clk, rst, 16 switches, 16 LEDs, 2 PMOD e 14 pinos VGA |
| BUFGCTRL (Global Clock Buffers) | `1 BUFG` | 32 | `3,13 %` | Distribuição global de baixo skew para o clock de 100 MHz (W5) |

Na execução física na Basys 3, observou-se o deslocamento sequencial da esquerda para a direita (**LD15** → **LD0**) a 1 segundo por bit. No Manchester IEEE 802.3, os switches em '1' produziram a piscada *apagado (0,5 s)* → *aceso (0,5 s)* e os switches em '0' produziram *aceso (0,5 s)* → *apagado (0,5 s)*. No Manchester Diferencial, comprovou-se a inversão central em todos os LEDs e a regra de fronteira: manutenção do estado final do LED anterior quando o novo switch estava em '1' e inversão imediata quando estava em '0'.

## 5.3 Capturas na Saída PMOD (Osciloscópio em 1 kHz)

Nos pinos **JA1 (J1 = data_out)** e **JA2 (L2 = data_raw)** do conector PMOD JA, operando com **CPB_SCOPE = 100_000** (taxa de 1 kbit/s, período de 1,0 ms por bit), obtiveram-se formas de onda limpas de 0 V a 3,3 V (LVCMOS33), evidenciando o alinhamento exato entre o dado NRZ original e as transições em 0,5 ms:




*Figura 7 — Sinais na saída PMOD (JA1 e JA2) para o codificador Manchester (IEEE 802.3) a 1 kbit/s.*




*Figura 8 — Sinais na saída PMOD (JA1 e JA2) para o codificador Manchester Diferencial a 1 kbit/s.*

## 5.4 Visualização na Saída VGA com Cores Pulsantes

O módulo **vga_pulse** gerou quadro estável de 640×480 @ 60 Hz no monitor externo, alternando a cor de tela cheia entre **Azul** (nível baixo '0') e **Amarelo/Claro** (nível alto '1') a cada 0,5 s em sincronia com o LED em transmissão.




*Figura 9 — Representação dos dois estados visuais de tela cheia na saída VGA 640×480 @ 60 Hz.*

# 6. Análise e Discussão

## 6.1 Comparação entre Manchester (IEEE 802.3) e Manchester Diferencial

A análise comparativa entre os dois codificadores implementados evidencia diferenças estruturais e operacionais relevantes:

- **Dependência de Polaridade vs. Invariância à Inversão de Fios:** No Manchester clássico (IEEE 802.3), o bit depende do sentido absoluto da transição central (subida = '1', descida = '0'). Se os dois fios de um par trançado diferencial forem invertidos acidentalmente na instalação, todas as subidas tornam-se descidas e o receptor decodifica todos os bits invertidos ('1' vira '0' e '0' vira '1'). Já o **Manchester Diferencial** codifica a informação na presença ou ausência de transição no início do bit; como uma inversão de polaridade preserva a existência ou ausência de transições, o código diferencial é totalmente **imune à inversão de polaridade** do canal.
- **Memória de Estado e Propagação de Erro:** O codificador Manchester IEEE 802.3 é sem memória entre símbolos adjacentes (depende apenas do bit atual e da metade atual). O Manchester Diferencial requer um flip-flop de estado (**enc**) dependente do nível anterior; na recepção diferencial, um ruído que inverta a detecção de uma metade de bit pode afetar a decisão de dois bits adjacentes, embora não propague erro indefinidamente.

### 6.2 Comparação dos Códigos Manchester com os Códigos NRZ (NRZ-L e NRZ-I)

| Critério Técnico | NRZ-L | NRZ-I | Manchester (IEEE 802.3) | Manchester Diferencial |
|---|---|---|---|---|
| Representação do Bit | Nível absoluto durante todo o bit | Transição no início p/ '1'; mantém p/ '0' | Sentido da transição no meio (0=↓, 1=↑) | Transição no início p/ '0'; mantém p/ '1' (sempre inverte no meio) |
| Transições por Bit | 0 (bits iguais) ou 1 (alternados) | 0 (sequência de '0') ou 1 (sequência de '1') | 1 (bits alternados) ou 2 (bits iguais) | 1 (sequência de '1') ou 2 (sequência de '0') |
| Autossincronização (Clock) | Não (perde clock em 0s ou 1s longos) | Parcial (perde clock em 0s longos) | Sim (transição garantida em todo bit) | Sim (transição garantida em todo bit) |
| Componente DC (f = 0 Hz) | Presente (alta em sequências longas) | Presente (alta em sequências longas) | Nula (nível médio zero em cada bit) | Nula (nível médio zero em cada bit) |
| Taxa Máxima de Modulação | 1 Baud por bit (Rb) | 1 Baud por bit (Rb) | 2 Bauds por bit (2·Rb) | 2 Bauds por bit (2·Rb) |
| Largura de Banda (1º Nulo) | B = Rb (eficiência espectral alta) | B = Rb (eficiência espectral alta) | B = 2·Rb (dobro da banda do NRZ) | B = 2·Rb (dobro da banda do NRZ) |
| Imunidade à Inversão de Polaridade | Não (inverte todos os bits) | Sim (baseado em transição) | Não (inverte todos os bits) | Sim (baseado em transição) |

### 6.3 Comparação entre Simulação e Execução na Placa

Os resultados observados fisicamente na placa Basys 3 (LEDs, PMOD e VGA) reproduziram com fidelidade exata o comportamento obtido na simulação comportamental do Vivado Simulator. A única diferença intencional residiu no fator de escala do generic **CYCLES_PER_BIT**: enquanto na simulação empregou-se **CYCLES_PER_BIT = 10** (resultando em bits de 100 ns para execução rápida do testbench em menos de 4 us), na placa empregaram-se **100_000_000** ciclos para os LEDs/VGA (1 s/bit) e **100_000** ciclos para o PMOD (1 ms/bit). Como o projeto é inteiramente síncrono, a máquina de estados comportou-se de maneira idêntica em todas as escalas temporais.

## 7. Conclusões

O desenvolvimento e a implementação prática dos codificadores Manchester (IEEE 802.3) e Manchester Diferencial em VHDL na FPGA Basys 3 cumpriram integralmente todos os objetivos propostos. Constatou-se na prática como a inserção determinística de uma transição no centro de cada intervalo de símbolo resolve simultaneamente os problemas de recuperação de sincronismo e de componente DC presentes nos códigos NRZ, ao custo de exigir o dobro da largura de banda para a mesma taxa binária.

Do ponto de vista de projeto de sistemas digitais reconfiguráveis, o trabalho consolidou boas práticas essenciais de engenharia em FPGA: parametrização temporal via *generics*, sincronização de entradas assíncronas por duplo flip-flop, amostragem controlada em fronteira de símbolo, registro de saídas para eliminação de *glitches* e integração modular com periféricos de instrumentação (PMOD) e vídeo (VGA). Como trabalho futuro, propõe-se a implementação do receptor e decodificador Manchester em malha fechada na própria FPGA, utilizando um circuito digital de recuperação de relógio (DPLL) conectado a um segundo pino PMOD e exibindo a palavra recuperada no display de 7 segmentos da Basys 3.

## 8. Referências Bibliográficas


1. IEEE COMPUTER SOCIETY. **IEEE Std 802.3-2022: IEEE Standard for Ethernet**. New York: IEEE, 2022.
2. STALLINGS, William. **Data and Computer Communications**. 10. ed. Boston: Pearson, 2014.
3. TANENBAUM, Andrew S.; WETHERALL, David J. **Redes de Computadores**. 5. ed. São Paulo: Pearson Prentice Hall, 2011.
4. SKLAR, Bernard. **Digital Communications: Fundamentals and Applications**. 3. ed. Boston: Pearson, 2021.

**5.** PEDRONI, Volnei A. **Circuit Design and Simulation with VHDL**. 2. ed. Cambridge: MIT Press, 2010.

**6.** DIGILENT INC. **Basys 3 FPGA Board Reference Manual**. Pullman, WA: Digilent, 2018. Disponível em: https://digilent.com/reference/programmable-logic/basys-3/reference-manual.