

Tutorial de Gravação na Placa — NRZ-I

Este tutorial mostra como sintetizar o projeto NRZ-I, gerar o bitstream e gravar o circuito na placa Digilent Basys 3, com os switches funcionando como entrada de bits e os LEDs apresentando a saída modulada.

Pré-requisitos

- Vivado 2025.2 instalado, com suporte à Basys 3.
- Placa Digilent Basys 3 (Artix-7 xc7a35tcpg236-1).
- Cabo USB padrão (tipo A para microUSB) para conectar a placa ao computador.
- Drivers do Digilent Adept instalados (normalmente já vêm com o Vivado).

1. Abrir o projeto

Abra o Vivado e carregue o projeto pelo arquivo `vivado_project/nrz_i_modulacao.xpr`. Confirme no painel Sources que `nrz_i.vhd` está marcado como Top (aparece em negrito).

2. Síntese, implementação e bitstream

No painel Flow Navigator (à esquerda), execute as três etapas na ordem:

1. Run Synthesis — aguarde aparecer 'synthesis_1: Completed'.
2. Quando o popup aparecer perguntando o que fazer em seguida, escolha Run Implementation.
3. Quando o próximo popup aparecer, escolha Generate Bitstream.

O processo leva alguns minutos. Ao final, deve aparecer "Bitstream Generation Completed". Se algum passo der erro, abra a aba Messages (na parte inferior) e procure por linhas em vermelho.

3. Conectar e programar a placa

1. Conecte a Basys 3 ao computador via cabo USB.
2. Ligue a placa pela chave POWER. O LED vermelho próximo ao conector USB deve acender.
3. No Vivado, expanda PROGRAM AND DEBUG no Flow Navigator e clique em Open Hardware Manager.
4. Clique em Open Target → Auto Connect. O Vivado vai detectar a placa automaticamente.
5. Quando aparecer xc7a35t_0 na lista, clique com o botão direito e selecione Program Device.
6. Confirme que o arquivo .bit selecionado é o gerado para este projeto e clique em Program.
7. Aguarde aparecer 'Program device completed successfully'. A placa já está rodando o circuito.

4. Mapeamento dos pinos

A tabela abaixo mostra o que cada componente da placa representa neste projeto:

Componente da placa	Sinal VHDL	Função
Clock 100 MHz (pino W5)	clk	Clock do circuito
Switches SW0 a SW15	data_in[0..15]	Sequência de bits a transmitir
Botão central (BTNC)	rst	Reset assíncrono
LED LD0 (canto direito)	nrz_out	Saída modulada
LEDs LD12 a LD15	bit_index_out	Índice do bit atual em binário

Os 4 LEDs do canto esquerdo (LD12 a LD15) servem apenas como indicador visual de qual bit está sendo transmitido naquele momento — não fazem parte da modulação em si. São úteis para acompanhar a transmissão a olho nu.

5. Como testar

Importante: SW0 é o switch mais à direita da placa e corresponde ao bit menos significativo (LSB). SW15 é o mais à esquerda e é o bit mais significativo (MSB). Para cada teste, configure os switches primeiro e depois aperte o botão central (BTNC) para reiniciar a transmissão a partir do bit 0.

Teste 1 — Todos os switches em 0

Deixe todos os 16 switches abaixados.

Esperado: LD0 fica apagado o tempo todo. Como todos os bits são '0' e a regra do NRZ-I diz que '0' mantém o nível anterior, o nível nunca sai do estado inicial (apagado).

Teste 2 — Todos os switches em 1

Ligue todos os 16 switches.

Esperado: LD0 pisca a cada bit (alterna aceso e apagado a cada meio segundo). Cada bit '1' provoca uma inversão de nível, resultando em transições constantes. Esse é o caso onde o NRZ-I se destaca em relação ao NRZ-L.

Teste 3 — Sequência mista (1011001011010110)

Configure os switches assim (lendo da esquerda para a direita, de SW15 até SW0):

SW15	SW14	SW13	SW12	SW11	SW10	SW9	SW8	SW7	SW6	SW5	SW4	SW3	SW2	SW1	SW0
1	0	1	1	0	0	1	0	1	1	0	1	0	1	1	0

Esperado: o LD0 segue a regra de transição NRZ-I. Comparando com o teste do NRZ-L com a mesma sequência, fica claro que aqui o LED não 'lê' os bits diretamente — ele muda de estado apenas quando aparece um bit '1'. Repare que nos trechos de dois '0' seguidos, o LED fica parado por 1 segundo inteiro sem transição.

6. Alterando a velocidade

Por padrão, cada bit dura meio segundo na placa ($\text{CLKS_PER_BIT} = 50.000.000$ ciclos com clock de 100 MHz). Para mudar essa velocidade, abra `src/nrz_i.vhd` e ajuste o valor:

```
CLKS_PER_BIT : integer := 50_000_000 -- 0,5 s por bit
```

Valores menores deixam a transmissão mais rápida ($25.000.000 = 0,25$ s por bit) e valores maiores deixam mais lenta ($100.000.000 = 1$ s por bit). Após qualquer alteração, é necessário rodar Synthesis → Implementation → Generate Bitstream novamente e reprogramar a placa.