

Documentação Técnica — NRZ-L

Este documento descreve o funcionamento interno do circuito NRZ-L implementado em VHDL. Aqui você encontra a interface do módulo, os parâmetros configuráveis, a lógica de operação e o mapeamento físico dos pinos na Basys 3.


Visão geral

O circuito implementa a modulação Unipolar NRZ-L. Recebe uma sequência de bits paralela (um vetor de 16 bits configurado pelos switches da placa) e gera, na saída, um sinal serial em que cada bit é representado diretamente pelo seu nível: bit '1' produz nível alto, bit '0' produz nível baixo. Cada bit ocupa um intervalo de tempo fixo, definido em ciclos de clock.

O circuito é síncrono, controlado pelo clock de 100 MHz da Basys 3, e possui um sinal de reset que reinicia a transmissão a partir do primeiro bit.

Diagrama de blocos

O fluxo interno do circuito segue a sequência:



O contador `clk_counter` conta ciclos de clock até completar a duração de um bit. Quando estoura, incrementa o `bit_index`, que aponta para o próximo bit do vetor `data_in`. A saída `nrz_out` é apenas o valor do bit atual.

Interface (portas)

A tabela abaixo lista todas as portas do módulo:

Porta	Direção	Tipo	Função
clk	in	STD_LOGIC	Clock do sistema (100 MHz na Basys 3)
rst	in	STD_LOGIC	Reset assíncrono, ativo em nível alto
data_in	in	STD_LOGIC_VECTOR(15 downto 0)	Vetor de 16 bits da sequência a transmitir
nrz_out	out	STD_LOGIC	Saída modulada (LED LD0)
bit_index_out	out	STD_LOGIC_VECTOR(3 downto 0)	Índice do bit atual em binário (LEDs LD12-LD15)

Parâmetros (generics)

Generic	Valor padrão	Função
N_BITS	16	Quantidade de bits do vetor de entrada
CLKS_PER_BIT	50.000.000	Número de ciclos de clock por bit (define a duração)

Com CLKS_PER_BIT = 50.000.000 e clock de 100 MHz, cada bit dura 0,5 segundo na placa — visualmente perceptível. Na simulação, o testbench sobrescreve esse valor com 4 (40 ns por bit), tempo mais adequado para análise de waveform.

Funcionamento interno

Todo o comportamento sequencial está dentro de um único bloco process, sensível ao clock e ao reset. Quando o reset é ativado, o circuito volta ao estado inicial:

- bit_index = 0 (próximo bit a ser transmitido é o MSB)
- clk_counter = 0 (contagem de ciclos zerada)

Em operação normal, a cada borda de subida do clock:

1. O clk_counter é incrementado.
2. Quando clk_counter atinge CLKS_PER_BIT - 1, ele zera e o bit_index avança para o próximo bit. Se já estava no último bit (índice 15), volta para o índice 0, fazendo a sequência se repetir continuamente.

A atribuição da saída fica fora do process:

```
nrz_out <= data_in(N_BITS-1 - bit_index);
```

A expressão N_BITS-1 - bit_index inverte o índice para que a transmissão comece pelo MSB (bit 15, mais à esquerda do vetor). Quando bit_index = 0, a saída lê data_in(15); quando bit_index = 15, lê data_in(0).

Mapeamento físico na Basys 3

Os pinos da placa estão definidos no arquivo constraints/basys3_nrz_l.xdc:

Sinal	Pino	Componente
clk	W5	Oscilador 100 MHz
rst	U18	Botão central (BTNC)
data_in[0..15]	V17, V16, W16, W17, W15, V15, W14, W13, V2, T3, T2, R3, W2, U1, T1, R2	Switches SW0 a SW15
nrz_out	U16	LED LD0
bit_index_out[0..3]	P3, N3, P1, L1	LEDs LD12 a LD15

Dependências

- Vivado 2025.2 (testado nessa versão; versões próximas devem funcionar).
- Placa Digilent Basys 3 (Artix-7 xc7a35tcp236-1) para implementação física.
- Bibliotecas VHDL utilizadas: IEEE.STD_LOGIC_1164 (tipos lógicos) e IEEE.NUMERIC_STD (conversão entre integer e std_logic_vector).