

Tutorial de Simulação — NRZ-L

Este tutorial mostra como abrir o projeto e rodar a simulação behavioral do circuito NRZ-L no Vivado. O objetivo é validar visualmente, no waveform, que o circuito está modulando os bits da entrada da forma esperada.

Pré-requisitos

- Vivado 2025.2 instalado (versões próximas funcionam, mas o projeto foi feito nessa).
- O projeto Vivado em mãos, na estrutura padrão do repositório.

1. Abrir o projeto

1. Abra o Vivado.
2. Vá em File → Open Project (ou na tela inicial, em Open Project).
3. Navegue até a pasta deste projeto e abra o arquivo `vivado_project/nrz_l_modulacao.xpr`.

O projeto vai carregar com a estrutura completa de fontes e simulação. Não é necessário adicionar nenhum arquivo manualmente.

2. Confirmar os arquivos

No painel Sources (à esquerda), você deve ver:

- Em Design Sources: `nrz_l.vhd` (o circuito principal — fica em negrito, pois é o Top)
- Em Simulation Sources: `tb_nrz_l.vhd` (o testbench, que aplica a sequência de bits e gera o clock)

Se algum deles não estiver em negrito, clique com o botão direito no arquivo e selecione Set as Top.

3. Rodar a simulação

1. No painel Flow Navigator (à esquerda), clique em SIMULATION → Run Simulation → Run Behavioral Simulation.
2. Aguarde alguns segundos. A janela do simulador vai abrir mostrando o waveform com os sinais principais.
3. Se o waveform aparecer vazio ou cortado, ajuste o tempo de simulação: no campo 'Run For' (topo), digite 1 us e aperte Enter. Depois clique em Zoom Fit para enquadrar tudo.

4. Lendo o waveform

Por padrão, o Vivado exibe os sinais do testbench (`clk`, `rst`, `data_in`, `nrz_out`). Para visualizar também os sinais internos do circuito, faça o seguinte:

1. No painel Scope (canto inferior esquerdo), expanda o testbench e clique em uut. O painel Objects ao lado vai mostrar os sinais internos.
2. Selecione `bit_index` e arraste para a janela do waveform.

3. Clique em Restart e Run All para a simulação rodar de novo com os novos sinais visíveis.
4. Para facilitar a leitura, clique com o botão direito em data_in → Radix → Binary. Em bit_index, escolha Unsigned Decimal.

5. Resultado esperado

Com a sequência padrão "1011001011010110" definida no testbench, a saída nrz_out deve seguir exatamente o vetor data_in, bit a bit. Cada bit tem duração de 40 ns (4 ciclos de clock).

Para validar, basta comparar visualmente: onde o bit é '1', o nrz_out fica em nível alto; onde é '0', fica em nível baixo. Repare que sequências de bits iguais (como os dois '0' das posições 4 e 5) produzem patamares contínuos no sinal.

6. Alterando a sequência de teste

Para testar com outra sequência de bits, basta editar o testbench em sim/tb_nrz_l.vhd, alterando o valor inicial do sinal data_in:

```
signal data_in : STD_LOGIC_VECTOR(N_BITS-1 downto 0) := "1010101010101010";
```

Salve, clique em Restart no simulador e rode novamente. Não é necessário recompilar manualmente — o Vivado detecta a alteração.