标题: FPGA学习-串口发送模块与验证

**作者:** 51hei人人 **时间:** 2016-3-12 22:12 **标题:** FPGA学习—串口发送模块与验证


本帖最后由 51hei人人 于 2016-3-12 22:14 编辑

### 一、Rs232串口协议

串口通信指串口按位(bit)发送和接受字节。虽然比并行通信要慢,但是其物理线路简单并且通信距离

长,可达到1200米。

物理连接:




A发送数据时通过tx将数据一位一位的传输给B的rx ,表现出来的就是tx线的高低电平,B就可以通过rx来检测高低电平来确定数据1、0。

由于A、B之间并没有时钟线,不能像I2C那样,可以通过时钟为高时检测数据脚的电平状态来确定数

据,那么在串口协议中B应当如何确定何时采集rx端口的电平来作为数据呢?我们常常可以听到波特率为9600或者115200等这些数值,那么B就是通过这个数值来确定何时采集rx端口的电平。

以9600为例子,一帧数据的格式 (10位): 起始位、数据域(8bit)、停止位。



9600波特率 --> 9600Hz --> 1/9600(周期) --> 0.0010416666666666667(秒) --> 约 104167(ns) 也就是说A的tx发送的每一个位的数据所保持的时间都必须在 104167ns 这个时间。而B也必须在这个时间内至少采集一次rx的电平状态来得到数据。即A、B双方都是以相同的速度去发送、采集数据。

启动发送时,先将Tx拉低作为启动信号,发送结束后则拉高Tx作为停止信号,空闲时Tx应为高电平状态。

串口发送模块所必须具备的两个部分:

### 1、波特率的产生

采用计数分频的使能时钟方式产生波特率,那么计数值应如何计算呢。

9600bps 约等于 104167ns, 假如系统时钟为 50MHz, 那么一个时钟周期为 (1/50) \*1000 = 20ns。 104167ns / 20ns = 5208次, 即数系统时钟数5208次即为104167ns。

System\_clk\_period = 20计数值

baud\_set 波特率 波特率周期 波特率分频计数值

(从0开始计算所以-1)

0	9600	104167ns	104167/ System_clk_period	5208-1
1	19200	52083ns	52083/ System_clk_period	2604-1
2	38400	26041ns	26041/ System_clk_period	1302-1
3	57600	17361ns	17361/ System_clk_period	868-1
4	115200	8680ns	8680/ System_clk_period	434-1

# 2、数据发送模块

二、FPGA 程序框图

串口发送模块的端口框图:

输入:

Send En: 发送使能

Data\_Byte[7:0]: 要发送的数据 Baud\_Set[2:0]: 波特率选择

Clk: 系统时钟 Rst n: 复位信号


输出:

Rs232 Tx:数据发送引脚


Tx\_Done: 发送完成通知信号 (1: 表示发送完成)

UART state: 模块工作状态 (1: 正在发送数据 0: 发送完成或空闲状态)

串口发送模块详细结构图:



功能模块描述:



DR\_LUT: 查表模块,根据 Baud\_Set[2:0] 选择的波特率去查表得到计数分频所需要的计数值即bps DR[15:0]。

Div\_Cnt: 计数分频模块,根据bps\_DR[15:0] 来产生bps\_clk作为tx发送数据位的节拍,即来一个bps\_clk就发送一个数据位。该受en\_cnt信号控制,en\_cnt 为 0 时Div\_Cnt模块不计数,也就不会产生 bps\_clk,也就不会发送数据。

bps\_cnt:数据位计数模块,对bps\_clk进行计数,输出bps\_cnt\_q[3:0],用于控制发送的数据位数,完成一帧数据长度的控制,当数到第11个bps\_clk时会置高Tx\_Done信号。

MUX10: 10选1多路器,根据bps\_cnt\_q[3:0] 来输出起始位、8位数据、停止位来设置 Rs232\_Tx 信号。其实这里应该是11选1多路器,第0个为输出停止位信号。

MUX2\_1、MUX2\_2: 二选一多路器,用于形成具有优先级的状态控制机制。当Send\_En信号为1时,那么MUX2\_1就会直接忽略MUX2\_2 ,当Send\_En信号为0时才会根据MUX2\_2的选择来控制UART\_state.

#### 整个逻辑控制流程:

1、当Send\_En置高一个时钟周期时 [MUX2\_1] 输出1到UART\_state和en\_cnt, 此时 UART\_state和en\_cnt均为1。

下一个时钟来临之后,[MUX2\_1] 取 [MUX2\_2] 的状态,由于 [MUX2\_2] 取自Tx\_Done信号,而 Tx\_Done为0,所以 [MUX2\_2] 取的是en\_cnt的信号,即UART\_state == en\_cnt == [MUX2\_2] == 1。

只要Tx\_Done信号为1,则 [MUX2\_2] 就会选择输出0,从而改变 UART\_state、en\_cnt信号,注意 [bsp\_cnt] 模块的clr信号也受Tx\_Done控制。

- 2、en\_cnt为1触发 [Div\_Cnt] 模块工作, [Div\_Cnt] 开始以bps\_DR[15:0] 所设置的计数间隔输出bps\_clk信号。
- 3、bsp\_cnt模块检测到bps\_clk,开始数bps\_clk个数,并输出bps\_cnt\_q[3:0] 给 [MUX10] 多路器。bps 由于clr信号来自Tx\_Done信号,所以clr为0,不会清0计数。若bps\_cnt\_1[3:0]等于11,即bps\_clk的个数为11,则输出1给Tx\_Done,出现连锁反应:

- 1、clr信号变为1: bsp cnt模块计数清零
- 2、[MUX2 2] 输出0到 [MUX2 1] 再到UART start 再到 en cnt 导致 [Div Cnt] 停止输出bsp clk。
- 3、整个发送模块也就停止发送数据。
- 4、MUX10:通过视频中所写的代码来看,这里应该是11选1多路器,0为Tx空闲时的状态,即为高电平,1为起始位,2~9为要发送的数据,即Data\_Byte[7:0]。10则是停止位。根据bps\_cnt\_q[3:0]来确定要选择数据帧的哪一个位输出到r R232 Tx。

5、至此,整个逻辑部分完成。 三、代码实现 代码1: (代码与视频所写的有点不太一样,修改了几句代码是为了尽量符合上面的框图设计) module mytest(clk, rst n, data byte, send en, baud set, rs232 tx, tx done, uart state); // 系统时钟 input clk; // 复位 input rst n; input [7:0] data\_byte;// 要发送的数据input send\_en;// 启动发送input[2:0] baud\_set;// 波特率选择 output reg rs232 tx; output regtx\_done;// 发送完毕通知1:发送完毕 0:正在output regtx\_done;// 发送状态 1:正在发送数据 0:空闲状态 // 发送完毕通知 1:发送完毕 0:正在发送 // 波特率时钟 reg bps clk; wire en\_cnt; // 计数使能 1:使能 0:失能 reg[15:0] div\_cnt; // 分频计数器 

 reg[15:0] bps\_dr;
 // 波特型

 reg[3:0] bps\_cnt;
 // 波特型

 // 清零信号

 // 分频计数最大值 // 波特率时钟计数器 reg[7:0] r\_data\_byte\_buff; // 缓冲区,用于存储需要发送的数据,避免在发送过程中数据突然改变 localparam START BIT = 1'b0; localparam STOP BIN = 1'b1; // 串口工作状态 always@(posedge clk, negedge rst n) begin if(!rst n) uart\_state <= 1'b0; else if(send en) uart state <= 1'b1; // 发送完毕 else if(tx done) uart state <= 1'b0; uart state <= uart state;</pre> end assign en cnt = uart state; // 用于启动发送时锁存即将要发送的数据 // 这样就可以避免在发送的过程中数据突然改变导致发送的数据不正确。 always@(posedge clk, negedge rst\_n) begin if(!rst n) r data byte buff <= 8'd0; else if (send en) r data byte buff <= data byte; // 启动发送则锁存最新的数据 r data byte buff <= r data byte buff; end // 【DR LUT】 通过查表的方式将波特率转换为对应的分频计数最大值 always@(posedge clk, negedge rst n) begin

if(!rst n)

```
bps dr <= 16'd5207;
                                                 // 9600bps
    else begin
         case (baud set)
                                 // 查找表

      0:bps_dr <= 16'd5207;</td>
      // 9600bps

      1:bps_dr <= 16'd2603;</td>
      // 19200bps

      2:bps_dr <= 16'd1301;</td>
      // 38400bps

      3:bps_dr <= 16'd0867;</td>
      // 57600bps

      4:bps_dr <= 16'd0433;</td>
      // 115200bps

             default:bps_dr <= 16'd5207; // 9600bps
         endcase
    end
end
// 【Div Cnt】 计数功能
always@(posedge clk, negedge rst n) begin
    if(!rst n)
        div cnt <= 16'd0;
    else if(en_cnt) begin
   if(div_cnt == bps_dr)
             div cnt <= 16'd0;
             div cnt <= div cnt + 1'b1;
    end else
         div cnt <= 16'd0;</pre>
end
// 【Div Cnt】 bps clk 时钟产生
always@(posedge clk, negedge rst n) begin
    if(!rst n)
         bps clk <= 1'b0;
                                       // 当计数器刚开始计数时就产生一个时钟
    else if(div cnt == 16'd1)
        bps clk <= 1'b1;
                                             // 这样就相当于启动发送时就立即开始发送数据
        bps clk \leftarrow= 1'b0;
end
 // 【bps cnt】 bps 计数 (即发送的数据位数计数)
always@(posedge clk, negedge rst n) begin
    if(!rst n)
        bps cnt <= 4'd0;
     else if(clr)
        bps cnt <= 4'd0;</pre>
    else if(bps_clk)
        bps cnt <= bps cnt + 1'b1;
         bps cnt <= bps cnt;
end
//【MUX10】、【r R232 Tx】 尽量避免组合逻辑直接输出,输出是有毛刺的可能会出现不太稳定的情况
// 发送数据模块
always@(posedge clk, negedge rst n) begin
    if(!rst n)
        rs232 tx <= STOP BIN;
                                             // 起始位为低电平,所以空闲时为高电平即停止位
    else begin
         case (bps cnt)
             2:rs232_tx <= r_data_byte_buff[0];
3:rs232_tx <= r_data_byte_buff[1];</pre>
             4:rs232 tx <= r_data_byte_buff[2];
              5:rs232 tx <= r data byte buff[3];
              6:rs232 tx <= r data byte buff[4];
              7:rs232_tx <= r_data_byte_buff[5];
              8:rs232 tx <= r data byte buff[6];
```

```
9:rs232_tx <= r_data_byte_buff[7];</pre>
                                           // 停止位
            10:rs232 tx <= STOP BIN;</pre>
            default:rs232_tx <= STOP_BIN;</pre>
        endcase
    end
end
// 检测一帧数据是否发送完成
always@(posedge clk, negedge rst n) begin
    if(!rst_n)
        tx done <= 1'b0;
    else if(bps cnt == 4'd11)
       tx_done <= 1'b1;
        tx done <= 1'b0;</pre>
end
assign clr = tx_done;
                      // 当完成一帧数据发送之后清除 bps 计数器
```


## endmodule

## 完整的时序图



问题: tx\_done、bps\_cnt 会分别维持两个时钟周期的 1 和 11

TART\_BIN



#### 原因:

因为当 bps\_cnt 变为 11 的时候,需要等第2个时钟周期才会被采样到。当采样到之后  $tx\_done = 1$ ,因为 assign clr 也立即变为 1,而 clr 为 1 的时候也需要等第3个时钟周期才能被  $bps\_cnt$  采样到变为 0,而  $bps\_cnt$  为 0 时,需要等到第4个时钟周期才能被  $tx\_done$  采样,才会变为 0。

代码2: (代码与视频所修改的方式不太一样,修改了几句代码是为了尽量符合上面的框图设计)
module mytest(clk, rst n, data byte, send en, baud set, rs232 tx, tx done, uart state);


```
// 系统时钟
input clk;
                            // 复位
input rst n;
input[7:0] data byte;
                        // 要发送的数据
                             // 启动发送
input send en;
input[2:0] baud set;
                            // 波特率选择
output reg rs232 tx;
output wire tx done;
                               // 发送完毕通知
                                              1:发送完毕 0:正在发送
                            // 发送状态 1:正在发送数据 0:空闲状态
output reg uart state;
                            // 波特率时钟
reg bps clk;
wire en cnt;
                            // 计数使能 1:使能 0:失能
reg[15:0] div cnt;
                         // 分频计数器
reg[15:0] bps dr;
                            // 分频计数最大值
reg[3:0]
        bps_cnt;
                                // 波特率时钟计数器
                             // 清零信号
wire clr;
reg[7:0] r data byte buff; // 缓冲区,用于存储需要发送的数据,避免在发送过程中数据突然改变
localparam START BIT = 1'b0;
localparam STOP BIN = 1'b1;
// 串口工作状态
always@(posedge clk, negedge rst n) begin
   if(!rst n)
      uart state <= 1'b0;
   else if(send en)
       uart state <= 1'b1;</pre>
   else if(tx done)
                               // 发送完毕
      uart state <= 1'b0;
       uart state <= uart_state;</pre>
end
assign en_cnt = uart_state;
// 用于启动发送时锁存即将要发送的数据
```

```
// 这样就可以避免在发送的过程中数据突然改变导致发送的数据不正确。
always@(posedge clk, negedge rst n) begin
    if(!rst n)
       r data byte buff <= 8'd0;
    else if(send en)
       r data byte buff <= data byte;
                                      // 启动发送则锁存最新的数据
       r data byte buff <= r data byte buff;
end
// 【DR LUT】 通过查表的方式将波特率转换为对应的分频计数最大值
always@(posedge clk, negedge rst_n) begin
    if(!rst n)
       bps dr <= 16'd5207;
                                        // 9600bps
    else begin
                            // 查找表
       case (baud set)
           0:bps dr <= 16'd5207;
                                          // 9600bps
                                      // 19200bps
           1:bps dr <= 16'd2603;
           2:bps dr <= 16'd1301;
                                      // 38400bps
           3:bps_dr <= 16'd0867;
4:bps_dr <= 16'd0433;
                                       // 57600bps
                                          // 115200bps
           default:bps_dr <= 16'd5207;  // 9600bps</pre>
       endcase
    end
end
// 【Div Cnt】 计数功能
always@(posedge clk, negedge rst n) begin
    if(!rst n)
       div cnt <= 16'd0;
    else if (en cnt) begin
       if(div cnt == bps dr)
           div cnt <= 16'd0;
       else
           div cnt <= div cnt + 1'b1;
    end else
       div cnt <= 16'd0;</pre>
end
// 【Div Cnt】 bps clk 时钟产生
always@(posedge clk, negedge rst n) begin
    if(!rst n)
       bps clk <= 1'b0;</pre>
    else if(div_cnt == 16'd1) // 当计数器刚开始计数时就产生一个时钟
                                      // 这样就相当于启动发送时就立即开始发送数据
       bps clk <= 1'b1;</pre>
       bps clk <= 1'b0;
end
 // 【bps cnt】 bps 计数 (即发送的数据位数计数)
always@(posedge clk, negedge rst n) begin
    if(!rst n)
       bps_cnt <= 4'd0;
    else if(clr)
       bps cnt <= 4'd0;
    else if(bps clk)
       bps cnt <= bps cnt + 1'b1;
       bps_cnt <= bps_cnt;</pre>
end
//【MUX10】、【r R232 Tx】 尽量避免组合逻辑直接输出,输出是有毛刺的可能会出现不太稳定的情况
// 发送数据模块
```

```
always@(posedge clk, negedge rst n) begin
        if(!rst n)
                                            // 起始位为低电平, 所以空闲时为高电平即停止位
            rs232 tx <= STOP BIN;
        else begin
            case (bps_cnt)
                0:rs232 tx <= STOP BIN;</pre>
                                               // 空闲时 bps cnt 会一直为 0
               1:rs232_tx <= START_BIT; //
2:rs232_tx <= r_data_byte_buff[0];
3:rs232_tx <= r_data_byte_buff[1];
                                               // 起始位
                4:rs232 tx <= r data byte buff[2];
                5:rs232 tx <= r data byte buff[3];
                6:rs232_tx <= r_data_byte_buff[4];
                7:rs232_tx <= r_data_byte_buff[5];
                8:rs232_tx <= r_data_byte_buff[6];
9:rs232_tx <= r_data_byte_buff[7];</pre>
                10:rs232 tx <= STOP BIN;</pre>
                                                // 停止位
                default:rs232 tx <= STOP BIN;</pre>
            endcase
        end
    end
    // 检测一帧数据是否发送完成 // 采用此种方式会导致 tx_done、bps_cnt 会分别维持两个时钟周期的 1
和 11
   // 因为当 bps cnt 变为 11 的时候,需要等第2个时钟周期才会被采样到。当采样到之后 tx done = 1,
而 clr 也立即变为 1 ,
   // 而 clr 为 1 的时候也需要等第3个时钟周期才能被 bps cnt 采样到变为 0
    // 而 bps cnt 为 0 时,需要等到第4个时钟周期才能被 tx done 采样,才会变为 0
   always@(posedge clk, negedge rst_n) begin
        if(!rst n)
           tx done <= 1'b0;
        else i\overline{f} (bps cnt == 4'd11)
           tx_done <= 1'b1;
        else
           tx done <= 1'b0;
   end
    */
    // 【r Tx Done】 为了避免 tx done 这里采用直接赋值的方式来避免出现延迟一个时钟的现象
   assign tx_done = bps_cnt == 4'd11 ? 1'b1 : 1'b0;
   assign clr = tx done;
                                    // 当完成一帧数据发送之后清除 bps 计数器
```

#### endmodule

## 修改后:



### 板级验证:

时间太晚,就不做板级实验了。

欢迎光临 (http://www.51hei.com/bbs/)

Powered by Discuz! X3.1