

第三次课后作业

选择题

4.2

- (1) A
- (2) A
- (3) D
- (4) D
- (5) C
- (6) B
- (7) D
- (8) B
- (9) B
- (10) A
- (11) A
- (12) C
- (13) A
- (14) C
- (15) D
- (16) B
- (17) D
- (18) A
- (19) D

简答题

4.3 (2)

题目：

(2) 为什么在存储器芯片中设置片选输入端？

答：

存储扩展时需要使用多个存储芯片，设置片选输入端方便选择正确的存储芯片来进行数据访问操作。

4.3 (4)

题目：

(4) 试述多体交叉存储器的设计思想和实现方法。

答：

多体交叉存储器由多个存储模块构成，这些模块的容量和存取速度相同。根据对多个模块编址方式的不同，可分为高位多体交叉和低位多体交叉两种。高位多体交叉主要用于存储容量扩展，存储地址高位译码片选存储模块，同一存储体内的地址是连续的；低位多体交叉则采用低位地址译码片选模块，同一存储体内的地址不相邻，相邻地址处在不同存储体中，CPU 可同时启动多个存储体并实现并行访问。

4.3 (7)

题目：

(7) 为什么要考虑 cache 的一致性？

答：

正常情况下，cache 中的数据是主存数据的副本，如果采用写回策略，可能造成 cache 中的数据副本与主存中数据不一致；另外，多核处理器中不同的 CPU 核使用不同的 cache 也会带来不一致的问题。数据不一致性可能导致程序结果不正确，甚至数据丢失，因此必须考虑并设法保证 cache 的一致性。

4.7

题目：


4.7 某计算机字长为 16 位，主存容量为 128KB，请用 16K×8 位的静态 RAM 芯片和 32K×16 位的 ROM 芯片为该机设计一个主存储器。要求 18000H ~ 1FFFFH 为 ROM 区，其余为 RAM 区。画出该存储器结构及其与 CPU 连接的框图。

答：

芯片数量计算：

- ROM 区：18000H~1FFFFH，容量为 32K×16 位 = 32K 字，即 32KB×2 = 64KB（按字节计，字长 16 位即每地址 2 字节），实际地址范围 1FFFFH - 18000H + 1 = 8000H = 32K 个地址单元，每单元 16 位。需要 32K×16 位 ROM 芯片 **1 片**。
- RAM 区：总容量 128KB，去掉 ROM 区 64KB，RAM 区为 128KB - 64KB = 64KB。每片 16K×8 位，位扩展两片组成 16K×16 位，再用 4 组进行字扩展，共需 **8 片** RAM 芯片。

连接框图：



4.8

题目：

4.8 用 64K×1 位的 DRAM 芯片构成 1M×8 位的存储器，若采用异步刷新，每行刷新闻隔不超过 2ms，则产生刷新信号的间隔时间是多少？假设读写周期为 0.5μs，若采用集中刷新方式，则存储器刷新一遍最少要用多少个读写周期？CPU 的"死"时间为多少？

答：

64K×1 位的 DRAM 芯片排列方式为 256 行×256 列。已知每行刷新闻隔不超过 2ms，可知最大刷新周期为 2ms。

若采用异步刷新，需将 2ms 分成 256 个时间段， $2\text{ms}/256 = 7.8125\mu\text{s}$ ，每个时间段最后 0.5μs 用于刷新 DRAM 的一行，因此产生刷新信号的间隔时间为 7.8125μs。

若采用集中刷新，存储器刷新一遍需要 256 个读写周期，CPU 的"死"时间为 $256 \times 0.5\mu\text{s} = 128\mu\text{s}$ 。

4.11

题目：

4.11 设 cache 的容量为 2^{14} 块，每块是一个 32 位字，主存容量是 cache 容量的 256 倍，其中有表 4.13 所示的数据（地址和数据均采用十六进制表示）。

将主存中这些数据装入 cache 后，cache 各块中的数据内容及相应的标志是什么？

(1) 全相联映射；(2) 直接相联映射；(3) 四路组相联映射。

答：

基本参数确定：

- cache 容量： 2^{14} 块，每块 32 位 = 4B = 2^2 B，故块内偏移 $w = 2$ 位。
- 主存块数： $256 \times 2^{14} = 2^{22}$ 块，故主存地址共 $s + w = 22 + 2 = 24$ 位，即 $s = 22$ ，主存块号 22 位。
- 直接映射下，cache 共 2^{14} 行，行索引 $r = 14$ 位，标记 $s - r = 22 - 14 = 8$ 位。
- 四路组相联下， $d = \log_2(2^{14}/4) = 12$ 位组索引，标记 $s - d = 22 - 12 = 10$ 位。

表中各地址的主存块号（去掉低 2 位偏移）：

地址	主存块号（高22位）	数据
000000	000000 >> 2 = 00 0000 0000 0000 0000 0000	87568536
000008	000008 >> 2 = 00 0000 0000 0000 0000 0010	87792301
010004	010004 >> 2 = 00 0000 0001 0000 0000 0001	9ABEFC00
01FFFC	01FFFC >> 2 = 00 0000 0001 1111 1111 1111	4FFFFFC68
FFFFFF8	FFFFFF8 >> 2 = 11 1111 1111 1111 1111 1110	01BF2460

(1) 全相联映射

主存数据块可映射到 cache 的任意行。标志为完整主存块号（22位），具体分布如下表所示（假设依次装入 cache 的前 5 行）：

cache 行	标志 (主存块号, 22位)	数据
0	000000	87568536
1	000002	87792301
2	004001	9ABEFCDO
3	007FFF	4FFFFC68
4	3FFFFE	01BF2460

(2) 直接相联映射

cache 行索引 (index) = 主存块号低 14 位, 标记 = 主存块号高 8 位。

cache 行 (index, 14位)	标志 (tag, 8位)	数据
0000 (00 0000 0000 0000)	00	87568536
0002 (00 0000 0000 0010)	00	87792301
0001 (00 0000 0000 0001)	01	9ABEFCDO
3FFF (11 1111 1111 1111)	01	4FFFFC68
3FFE (11 1111 1111 1110)	FF	01BF2460

(3) 四路组相联映射

cache 共 2^{12} 组, 组索引 (index) = 主存块号低 12 位, 标记 = 主存块号高 10 位。

cache 组 (index, 12位)	标志 (tag, 10位)	数据
000 (0000 0000 0000)	000	87568536
002 (0000 0000 0010)	000	87792301
001 (0000 0000 0001)	004	9ABEFCDO
FFF (1111 1111 1111)	007	4FFFFC68
FFE (1111 1111 1110)	3FF	01BF2460

4.13

题目：

4.13 某计算机的主存容量为 4MB, cache 容量为 16KB, 每块包含 8 个字, 每字为 32 位, 映射方式采用四路组相联。设 cache 的初始状态为空, CPU 依次从主存第 0,1,2,...,99 号单元读出 100 个字 (每次读一个字), 并重复此操作 10 次, 替换算法采用 LRU 算法。

(1) 求 cache 的命中率。

(2) 若 cache 比主存快 10 倍，分析采用 cache 后存储访问速度提高了多少。

答：

基本参数：

- 每块 8 字 $\times$ 32 位 $= 8 \times 4\text{B} = 32\text{B} = 2^5\text{B}$ ，块内偏移 5 位。
- cache 容量 16KB，每块 32B，共 $16\text{KB}/32\text{B} = 512$ 块。四路组相联，故共 $512/4 = 128$ 组，组索引字段 7 位。
- 主存容量 $4\text{MB} = 2^{22}\text{B}$ ，地址 22 位；标记字段 $= 22 - 7 - 5 = 10$ 位。

(1) cache 命中率：

0~99 号单元共 100 个字，每块 8 字，故 100 个字分布在 $\lceil 100/8 \rceil = 13$ 块内。cache 中能存放的主存块数为 512 块，13 块全部装入后不会被替换。

10 次循环访问共访问 $100 \times 10 = 1000$ 次，其中不命中的次数仅有第一次循环读入的 13 次（每块第一次访问不命中），其余 $1000 - 13 = 987$ 次均命中。

$$\text{命中率} = \frac{1000-13}{1000} = \frac{987}{1000} = 98.7\%$$

(2) 速度提升分析：

设访问 cache 一个数据单元的时间为 T ，则访问主存的访问时间为 $10T$ 。

- 不使用 cache 时，访问耗时： $T_1 = 1000 \times 10T = 10000T$
- 使用 cache 后，访问耗时： $T_2 = 13 \times 10T + (1000 - 13) \times T = 130T + 987T = 1117T$

使用 cache 后速度提高了：

$$\frac{T_1}{T_2} = \frac{10000T}{1117T} \approx 8.95 \text{ 倍}$$

4.17

题目：

4.17 某计算机系统有一个 TLB 和 L1 级数据 cache，存储系统按字节编址，虚拟存储容量为 2GB，主存容量为 4MB，页大小为 128KB，TLB 采用四路组相联方式，共有 16 个页表项。cache 容量为 16KB，每块包含 8 个字，每字为 32 位，映射方式采用四路组相联，回答下列问题。

(1) 虚拟地址中哪几位表示虚拟页号？哪几位表示页内地址？虚拟页号中哪几位表示 TLB 标记？哪几位表示 TLB 索引？

(2) 物理地址中哪几位表示物理页号？哪几位表示偏移地址？

(3) 为实现主存与数据 cache 之间的组相联映射，对该地址应进行怎样的划分？

答：

基本参数计算：


- 虚拟存储容量 $2\text{GB} = 2^{31}\text{ B}$ ，虚拟地址 31 位。
- 页大小 $128\text{KB} = 2^{17}\text{ B}$ ，页内偏移地址 17 位。
- 虚拟页号 (VPN) = $31 - 17 = 14$ 位。
- TLB 共 16 个页表项，四路组相联，共 $16/4 = 4$ 组，TLB 索引 = $\log_2 4 = 2$ 位；TLB 标记 = $14 - 2 = 12$ 位。

(1) 虚拟地址共 31 位，高 14 位为虚拟页号 (VPN)，低 17 位为页内偏移地址 (VPO)。虚拟页号中高 12 位为 TLB 标记，低 2 位为 TLB 索引。

(2) 主存容量 $4\text{MB} = 2^{22}\text{ B}$ ，物理地址 22 位。页内偏移与虚拟地址相同为 17 位，故高 5 位为物理页号 (PPN)，低 17 位为页内偏移地址 (PPO)。

(3) cache 块大小 = $8\text{字} \times 32\text{位} = 32\text{B} = 2^5\text{ B}$ ，块内偏移 5 位。cache 容量 16KB ，每块 32B，共 512 块；四路组相联，共 128 组，组索引 7 位。标记 = $22 - 7 - 5 = 10$ 位。

地址划分图：



题目：

4.19 某计算机采用页式虚拟存储管理方式，按字节编址。CPU 进行存储访问的过程如图 4.58 所示。回答下列问题。

(1) 主存的物理地址占多少位？

(2) TLB 采用什么映射方式？TLB 是用 SRAM 还是用 DRAM 实现？

(3) cache 采用什么映射方式？若 cache 采用 LRU 替换算法和写回策略，则 cache 每行中除数据 (Data)、tag 和有效位外，还应有哪些附加位？cache 总容量是多少？cache 中有效位的作用是什么？

(4) 若 CPU 给出的虚拟地址为 0008 C040H，则对应的物理地址是多少？是否在 cache 中命中？说明理由，若 CPU 给出的虚拟地址为 0007 C260H，则该地址所在主存块映射到的 cache 组号是多少？

答：

根据图 4.58 中的信息（虚拟页号 20 位，页内地址 12 位；cache 地址划分为 tag 20 位、组索引 3 位、块内偏移 5 位；每行 $2^5\text{B}=32\text{B}$ ）：

(1) 物理地址由实页号和页内地址拼接，从 cache 机制直接得到 $20+3+5 = 28$ 位。

(2) TLB 标记字段 tag 为 20 位，对应 VPN 字段为 20 位，因此 TLB 采用全相联映射。TLB 应采用 SRAM 实现，读写速度快，但成本高，所以 TLB 多用于容量较小的高速缓冲存储器。

(3) cache 中每组 2 行，有两个比较器，故采用 2 路组相联映射。

2 路组相联采用 LRU 替换算法，实现时只需要在 cache 行中增加 1 位 LRU 位（替换计数）；采用写回策略，所以每行还需要增加 1 位脏位（dirty 位），如果脏位为 1 则需要写回内存。

cache 总容量：共 $2^3 = 8$ 组，每组 2 行，每行 $2^5\text{B} = 32\text{B}$ ；每行还有 tag（20 位）、有效位（1 位）、LRU 位（1 位）、脏位（1 位）共 23 位附加位。

cache 总容量 $= 8 \times 2 \times (20 + 1 + 1 + 1 + 32 \times 8) \text{ 位} = 8 \times 2 \times (23 + 256) \text{ 位} = 4464 \text{ 位} = 558 \text{ 字节}$

cache 中有效位用来指示该 cache 行中的信息是否有效（即该行是否存放了有效的主存数据）。

(4)

虚拟地址 0008 C040H 的 VPO = 040H，VPN = 008CH，与 TLB 表中第一行相符（tag = 008CH，有效位 = 1），对应实页号 PPN = 0040H，将 PPN 与 VPO 组合得到物理地址为 0040 040H。

物理地址 0040040H 分解成 (tag, index, offset) 形式为 (04000H, 2, 0)，因此将 04000H 与 cache 第 2 组两行中的标记字段并发比较，虽然有一个 cache 行的标记字段相符，但有效位为 0，而另一 cache 行的标记字段与 04000H 不相等，故 **cache 不命中**。

虚拟地址 **0007 C260H** 的低 12 位为页偏移字段，与物理地址相同，具体为 (0010 0110 0000)₂。根据物理地址的结构，**011** 是组号，因此该地址应映射到 **cache 第 3 组**。