



串行可控加减法电路如果采用(b)方案,则时间延迟如下图所示,相比原方案少 $3T$,同样硬件成本增加 n 个逻辑或门。




4位先行进位电路无任何变化,4位快速加法器中与门、异或门电路需要增加 n 个或门用于计算新的 P ,生成 P 、 G 信号只需要1级门电路延迟,异或门阵列仍然保留用于求和运算,快速加法器时间延迟为 $6T$ 、进位信号延迟为 $3T$,相对原电路少 $2T$ 。

16位组内并行、组间串行加法器的时间延迟分析如下图所示,关键延迟相比(a)方案少 $2T$,硬件成本增加16个逻辑或门。



16位组内并行、组间并行加法器的时间延迟分析如下图所示,关键延迟相比(a)方案少 $2T$,硬件成本增加16个逻辑或门。



综上所述,相比(a)方案,(b)方案在增加 n 个逻辑门的基础上,可提升性能。用户可根据需要选择不同的方案。

10.4 第4章习题解析

4.2 选择题。

(1) A

解析:ROM为只读存储器,不能用作cache,因此III错误。DRAM需要刷新,而ROM

不需要刷新, 因此 IV 错误。

(2) A

解析: $4\text{MB} \times 8 \text{ 位} = 2^{22} \times 8$, 需要 22 根地址线, 而 DRAM 采用地址复用技术, 行、列地址分开传送, 地址线数为 $22/2=11$ 根, 所以该 DRAM 芯片的地址引脚和数据引脚总数为 $11+8=19$ 根, 选 A。

(3) D

解析: ROM 芯片数 $= (4\text{KB} \times 8) / (2\text{KB} \times 8) = 2$ 片, RAM 区域大小为 $64-4=60\text{KB}$, RAM 芯片数 $= (60\text{KB} \times 8) / (4\text{KB} \times 4) = 30$ 片。

(4) D

解析: 用 $2\text{KB} \times 4$ 位的芯片组成一个 $8\text{KB} \times 8$ 位存储器, 需要地址线 13 根, 采用字位扩展方式, 对高 2 位地址译码进行片选。0B1FH = (011011 0001 1111)₂, 这个地址所在芯片的高 2 位应该是 01 不变, 最小地址是后续 11 位全零, 所以最小地址是 (01000 00000000)₂ = 0800H。

(5) C

解析: DRAM 采用是行列地址线复用技术, 行列数差值不要太大, 这样可以减少引脚开销; 另外, 为了减小刷新开销, 应选择行数较少的。答案为 C。

(6) B

解析: 由题目知, 计算机采用 3 通道存储器总线, 存储器总线的工作频率为 1333MHz、总线宽度为 64 位, 存储器总线的总带宽为 $3 \times 8 \times 1333\text{MB/s}$, 约为 32GB/s, 所以选 B。

(7) D

解析: 4 体交叉编址存储器包括 4 个存储器模块, 用低 2 位地址进行片选, 模块序号 = 访存地址 % 存储器交叉模块数, 这里每个访存地址对应的存储模块序号如下表所示。

访存地址	8005	8006	8007	8008	8001	8002	8003	8004	8000
模块序号	1	2	3	0	1	2	3	0	0

当相邻的 4 次访问中出现相同存储模块时会发生冲突。从上表可知 8004 和 8000 对应的模块号都为 0, 这两次的访问出现在同一模块内且在相邻的访问请求中, 满足发生冲突的条件。

(8) B

解析: DRAM 使用电容存储, 必须隔一段时间刷新一次补充电荷, 否则存储的信息就会丢失。SDRAM 表示同步动态随机存储器, 是 DRAM 的一种, 所以选 B。

(9) B

解析: EPROM、DRAM、SRAM 都属于半导体存储器, 采用随机存取方式存取, 也就是存取时间与存储单元的物理位置无关。而 CDROM 即光盘, 采用顺序存取方式。

(10) A

解析: 闪存写入时必须先擦除原有数据, 因此写速度比读速度要慢。

(11) A

某 C 语言程序段如下:

```
for(i=0; i<=9; i++)
```

```
{
```

```


temp=1;
for(j=0; j<=i; j++) temp *=a[j];
sum +=temp;
}

```

解析: 时间局部性是指刚刚访问的数据可能在不久的将来再被访问。空间局部性是指一个存储单元被访问, 它附近的存储单元也很快被访问。程序中对循环指令的访问具有时间局部性, 对数组 a 的访问具有空间局部性, 选 A。

(12) C

解析: cache 共有 16 块, 采用 2 路组相联, 因此共分为 8 组, 组索引字段应该为 3 位。每个主存块大小为 32B, 因此块内偏移地址为 5 位, 129 号单元对应主存地址如下图所示, 组索引字段为 100, 应该映射到第 4 组的任意字块中。(注意, 其他教材上还有另外一种组相联映射方案, 此题可能还有其他答案)



(13) A/C


解析: 此题比较特殊, 主存地址按字编址, cache 块大小就是 1 个字, 主存地址中没有块内偏移字段, cache 分为 2 组, 每组 2 行, 主存地址最低位为 cache 组索引, 具体访问序列如下表所示。

访问序列		0	4	8	2	0	6	8	6	4	8
第 0 组	块 0	<u>0</u>	0	<u>8</u>	8	<u>0</u>	0	<u>8</u>	8	<u>4</u>	4
	块 1		<u>4</u>	4	<u>2</u>	2	<u>6</u>	6	<u>6*</u>	<u>6</u>	<u>8</u>
第 1 组	块 2										
	块 3										
访问情况		载入	载入	替换	替换	替换	替换	替换	命中	替换	替换

注: 还有一种组相联映射方式本教材未讲, 该方式对应答案为 C。

(14) C

解析: 直接映射的主存地址结构如下。



按字节编址, 块大小为 $4 \times 32 \text{ 位} = 16\text{B} = 2^4\text{B}$, 块内偏移地址为 4 位。cache 的存储容量为 4K 字, 则 cache 共有 $4\text{KB} \times 4\text{B} / 16\text{B} = 1\text{K} = 2^{10}$ 行, cache 行索引字段占 10 位; 标记字段占 $32 - 10 - 4 = 18$ 位。

cache 的总容量 = cache 行大小 $\times$ 行数, 一个 cache 行包括数据块副本、有效位、标记位、dirty 位 (写回标志) 和替换算法控制位 (题目未强调, 可以忽略)。因此, cache 总容量 = $(16 \times 8 + 1 + 18 + 1) \times 1\text{K} = 148\text{K}$ 位。

(15) D

解析: 把指令 cache 与数据 cache 分离后, 可以充分利用指令和数据不同的程序局部性, 提升命中率, 但主要目的是避免指令流水线中取指令和取数的资源冲突, 即减少了指

令流水线的冲突。

(16) B

解析: 上述指令的执行过程可划分为取数、运算和写回过程, 取数时读取 `xaddr` 可能由于 TLB 命中、cache 命中不需要访问主存, 而写直通方式需要把数据同时写入 cache 和主存, 因此至少访问 1 次。

(17) D

解析: 参考《计算机组成原理(微课版)》第 146 页。

(18) A

解析: 按字节编址, 页面大小为 4KB, 页内地址共 12 位。地址空间大小为 4GB, 虚拟地址共 32 位, 前 20 位为页号。虚拟地址为 **03FFF180H**, 其中页号为 03FFFH, 页内地址为 180H, 根据题目中给出的页表项可知页标记为 03FFFH 所对应的页框号为 0153H, 因此物理地址为 **0153180H**。

(19) D

解析: 当 CPU 要访问的页面不在内存中时, CPU 检测到异常便会产生缺页异常, 请求操作系统将所缺的页调入内存。缺页处理由缺页中断处理程序完成, 根据发生缺页故障的地址从外存读入所缺失的页, 缺页处理完成后回到发生缺页的指令继续执行, 因此 D 选项描述不正确。

4.3 简答题。

(1) 计算机系统中采用层次化存储体系结构的目的是什么?

答: 速度快、容量大、成本低的理想存储器还不存在, 但层次化存储体系结构可以利用程序局部性的原理, 从系统级角度将速度、容量、成本各异的存储器有机组合在一起, 全方位优化存储系统各项性能指标。

(2) 为什么在存储器芯片中设置片选输入端?

答: 存储扩展时需要使用多个存储芯片, 设置片选输入端方便选择正确的存储芯片来进行数据访问操作。

(3) 动态 MOS 存储器为什么要刷新? 如何刷新?

答: 动态存储单元中, 信息以电荷形式存储在工作管的栅极电容中, 但电容容量较小, 所存电荷会在一段时间后逐渐泄漏(一般为 ms 级)。为使所存信息能长期保存, 需要在电容中电荷泄漏完之前定时地补充电荷, 这一过程称为刷新。动态 MOS 存储器刷新方式主要有集中刷新、分散刷新和异步刷新 3 种, 由于存储器采用行列结构, 因此刷新时先按行进行。

(4) 试述多体交叉存储器的设计思想和实现方法。

答: 多体交叉存储器由多个存储模块构成, 这些模块的容量和存取速度相同。根据对多个模块编址方式的不同, 可分为高位多体交叉和低位多体交叉两种。高位多体交叉主要用于存储容量扩展, 存储地址高位译码片选存储模块, 同一存储体内的地址是连续的; 低位多体交叉则采用低位地址译码片选模块, 同一存储体内的地址不相邻, 相邻地址处在不同存储体中, CPU 可同时启动多个存储体并实现并行访问。

(5) 为什么说 cache 对程序员是透明的?

答: 因为在程序员看来数据是在寄存器、内存、辅存之间进行交换的, 程序员感觉不到 cache 的存在, 也无法操控 cache。

(6) 直接相联映射方式下为什么不需要使用替换算法?

答: 在直接映射方式中, 一个主存块只能固定地映射到 cache 中的特定行, 当有新的主存块调入时, cache 特定行中的内容必须调出, 因此不需要替换算法来选择替换掉哪一块。

(7) 为什么要考虑 cache 的一致性?

答: 正常情况下, cache 中的数据是主存数据的副本, 如果采用写回策略, 可能造成 cache 中的数据副本与主存中数据不一致; 另外, 多核处理器中不同的 CPU 核使用不同的 cache 也会带来不一致的问题。数据不一致性可能导致程序结果不正确, 甚至数据丢失, 因此必须考虑并设法保证 cache 的一致性。

(8) 替换算法有几种? 它们各有何优缺点?

答: 先进先出 (FIFO) 算法替换最先被载入 cache 行, 其算法系统开销较小, 但无法利用程序局部性, cache 命中率不高。

最不经常使用 (LFU) 算法替换历史访问次数最少的 cache 行, 每个 cache 行需要设置一个计数器记录访问次数。相对 FIFO 算法, 其命中率较高, 但过去访问频繁的冷数据有可能因为历史访问次数高无法被替换, 导致 cache 命中率下降。

近期最少使用 (LRU) 算法替换近期最久未访问 cache 行, 每行设置一个计数器, cache 每命中一次, 命中行计数器清零, 其他各行计数器增 1。当需要替换时, 选择计数值最大的行换出。相比 LFU, 其性能更优。

随机替换算法随机替换 cache 行, 无法利用程序局部性, 命中率一般, 但其硬件成本最低。

4.4

解: 该存储器的寻址空间为 $32\text{KB} \times 8 \text{ 位} / 16 \text{ 位} = 16\text{KB} = 2^{14}\text{B}$, 因此地址寄存器的位数为 14 位, 数据寄存器的位数和字长相等为 16 位。


4.5

解: 可分别设计 $128\text{KB} \times 8 \text{ 位}$ 、 $64\text{KB} \times 16 \text{ 位}$ 、 $32\text{KB} \times 32 \text{ 位}$ 的存储器, 图略。

4.6


解: $256\text{KB} = 2^{18}\text{B}$, $30000\text{H} \sim 3\text{FFFFH}$ 容量为 64KB 的高地址区间, 其需要 $64\text{KB} \times 4 \text{ 位}$ ROM 芯片 2 片进行位扩展。

存储器 $00000\text{H} \sim 2\text{FFFFH}$ 存储空间为 RAM 区间, 容量为 $256\text{KB} - 64\text{KB} = 192\text{KB}$, 其需要 $32\text{KB} \times 8 \text{ 位}$ RAM 芯片 $192\text{KB} / 32\text{KB} = 6 \text{ 片}$ 进行字扩展。



4.7

解:



4.8

解: $64\text{KB} \times 1$ 位的 DRAM 芯片的排列方式为 256 行 $\times 256$ 列, 已知每行刷新闻隔不超过 2ms , 可知最大刷新周期为 2ms , 如采用异步刷新, 需要将 2ms 分成 256 个时间段, $2\text{ms}/256 = 7.8125\mu\text{s}$, 每个时间段最后 $0.5\mu\text{s}$ 用于刷新 DRAM 的一行, 因此产生刷新信号的时间间隔为 $7.8125\mu\text{s}$ 。

若采用集中刷新, 存储器刷新一遍至少需要 256 个读写周期, CPU 的“死”时间是 $256 \times 0.5\mu\text{s} = 128\mu\text{s}$ 。

4.9

答: 该芯片有 1 位数据线, 行选通 RAS 和列选通 CAS 各 1 位, 64KB 的存储器对应 16 根地址线, 由于 DRAM 中行列地址复用, 所以实际地址线为 8 根, 故在不考虑电源线的情况下, 该 DRAM 芯片的最小引脚数为 $1+1+1+8=11$ 个。

4.10

答: CPU 在 $1\mu\text{s}$ 内至少访问存储器一次, 而存储器的读写周期为 $0.5\mu\text{s}$, 故不可采用集中式刷新方式。因为其“死”时间会超过 $1\mu\text{s}$, 无法满足 CPU 在 $1\mu\text{s}$ 内至少访问存储器一次, 故采用异步刷新方式或分散刷新方式比较合适。

设 $16\text{KB} \times 1$ 位的 DRAM 芯片采用 128×128 的排列方式, 如采用异步刷新, 则需将 2ms 分成 128 个时间段, 每段的时间为 $2\text{ms}/128 = 15.625\mu\text{s}$, 即刷新信号的产生周期为 $15.625\mu\text{s}$ 。

4.11

解:

不同映射方式下主存地址划分如下图, 这里 $s=22$, $w=2$, $r=14$, $d=12$ 。



(1) 全相联映射

主存数据块可映射到 cache 的任意行。下表中共有 5 个地址, 数据从主存映射到 cache

后占用 5 行, 假设就是 cache 的前 5 行, 则对应标志位就是主存块地址字段, 将主存地址逻辑右移两位就是标记字段, 具体分布如下表。

cache 行	标志	数据
0	000000	87568536
1	000002	87792301
2	004001	9ABEFC0D
3	007FFF	4FFFFC68
4	3FFFFE	01BF2460

(2) 直接相联映射

主存数据块只能映射到 cache 的特定行, 对应行地址为 index 字段的值, index 字段长度为 $s-r=22-14=8$ 位, 也就是主存地址高 8 位, 具体分布如下表所示。

cache 行	标志	数据
0000	00	87568536
0002	00	87792301
0001	01	9ABEFC0D
3FFF	01	4FFFFC68
3FFE	FF	01BF2460

(3) 组相联映射

该方式下, 主存的一个数据块只能映射到 cache 特定组中的任意行, cache 共分为 2^{12} 组, 组索引字段为 12 位, 标志字段为高 10 位, 具体分布如下表。

cache 组	标志	数据
000	000	87568536
002	000	87792301
001	004	9ABEFC0D
0FFF	007	4FFFFC68
0FFE	3FF	01BF2460


4.12

解:

(1) 主存容量为 $4096 \times 128 = 2^{19}$ 字, 故主存地址位数为 19 位。

cache 容量为 $64 \times 128 = 2^{13}$ 字, 故 cache 地址位数为 13 位。

(2) 每个组中包含 4 个存储块, 共包含 $64/4=16=2^4$ 组, 故组索引字段 index 位数为 4 位。由于每块由 128 个字组成, 访问地址为字地址, 故块内偏移地址位数为 7 位。标记部分 (tag) 的位数为 $19-4-7=8$ 位, 则主存地址划分情况如下图所示。



4.13

解:

(1) 0,1,2,...,99 号单元共 100 个字, 每块 8 个字, 故 100 个字被分配在 13 块内。cache

中能存放的主存块数为 $16\text{KB}/(8\times 4\text{B})=512$ 块, 因为是 4 路组相联, 故 cache 包含组块数 $512/4=128$ 组, 组索引字段长度为 7 位。

由于 cache 的初始状态为空, 根据前面的分析, 13 块数据调入 cache 后不会被调出, 10 次访问中除每块第一次访问不命中外, 其余访问均可命中, 因此 10 次循环访问共访问内存 $100\times 10=1000$ 次, 其中不命中的次数只有 13 次。cache 的命中率为 $(1000-13)/1000=98.7\%$ 。

(2) 设访问 cache 一个数据单元的时间为 T , 则访问主存的访问时间为 $10T$, 故有:
使用 cache 后访存所用时间为 $T_2=13\times 10T+(1000-13)\times T=1117T$;
不使用 cache 访问耗时为 $T_1=1000\times 10T=10000T$;
故使用 cache 后速度提高了 $10000T/1117T=8.95$ 倍。

4.14

解:

(1) 数组在内存中按照行优先顺序存放, 而数据按块从主存映射到 cache 中。程序 A 中对数组访问是按行优先方式顺序进行的, 故具有很好的空间局部性, 但由于每个数组元素只使用一次, 故不存在时间局部性; 而程序 B 中对数组访问是按列优先方式进行的, 数据访问不是顺序进行, 故空间局部性不佳, 同样也不存在时间局部性。

(2) 变量 sum 是单个变量, 因此两段程序均不存在空间局部性, 但由于该变量在循环中被多次使用, 故具有良好的时间局部性。

(3) for 循环中的指令会被反复循环执行, 因此其具有较好的时间局部性; 另外, 循环体中的机器指令序列通常会顺序执行, 因此其也具有一定的空间局部性。

4.15

解: 虚存所包含的页面数为 $2\text{GB}/4\text{KB}=2^{19}$ 页, 故 VPN 的位数为 19 位。
由于页面的大小为 $4\text{KB}=2^{12}\text{B}$, 故 VPO 和 PPO 的位数均为 12 位。
主存所包含的页面数为 $8\text{MB}/4\text{KB}=2^{11}$ 页, 故 PPN 的位数为 11 位。

4.16

解:

(1) 装入位为 0 的虚页为失效页, 分别是 2、3、5、7。

(2) 虚存空间大小为 $8\times 1\text{KB}=8\text{KB}$, 故虚地址为 13 位, 其中虚页号为 3 位, 主存容量为 4KB, 则物理页号为 2 位 (见下表)。


主存地址 ₁₀	主存地址 ₁	VPN	PPN	实存地址 ₁	实存地址 ₁₆
0	<u>000</u> 00 0000 0000	0	3	<u>11</u> 00 0000 0000	3072
3028	<u>010</u> 11 1101 0100	2	缺页	—	—
1023	<u>000</u> 11 1111 1111	0	3	<u>11</u> 11 1111 1111	4095
2048	<u>010</u> 00 0000 0000	2	缺页	—	—
4096	<u>100</u> 00 0000 0000	4	3	<u>11</u> 00 0000 0000	3072
8000	<u>111</u> 11 0100 0000	7	缺页	—	—

4.17

解:

(1) 虚拟存储的页面数为 $2\text{GB}/128\text{KB}=2^{14}$, 故虚页号的位数为 14 位。由于页大小为

$128\text{KB}=2^{17}\text{B}$, 故页内偏移地址的位数为 17 位。所以虚拟地址的高 14 位表示的是虚页号, 低 17 位表示的是页内偏移地址。TLB 采用 4 路组相联方式, 16 个页表项, 每组 4 路, 共 4 组, 所以组索引字段为两位, 故虚页号的高 12 位为 TLB 标记, 低 2 位为 TLB 组索引, 如下图所示。



(2) 物理内存 $4\text{MB}=2^{22}\text{B}$, 地址线 22 根, 页内偏移地址位数为 17 位, 高 5 位为物理页号, 低 17 位表示页内偏移地址。

(3) cache 块大小为 32B, 故块内字节偏移地址为 5 位; 采用 4 路组相联, cache 共分成 $16\text{KB}/(8\times 4\times 4\text{B})=128=2^7$ 组, 故组索引字段需要 7 位; 剩下的 $22-5-7=10$ 位为标记, 则主存地址划分如下图所示。



4.18

解:

(1) 页大小为 $8\text{KB}=2^{13}\text{B}$, 则页内偏移地址为 13 位, $D=13$; A 字段为 VPN, 会作为 TLB 标记存放在 B 中, $A=B=32-D=32-13=19$, $C=24-D=24-13=11$ 。

主存块大小为 $64\text{B}=2^6\text{B}$, 故 $G=6$ 。

cache 采用 2 路组相联, 每组容量为 $64\text{B}\times 2=128\text{B}$, 共有 $64\text{KB}/128\text{B}=512=2^9$ 组, 故组索引字段为 $F=9$, $E=24-9-6=9$ 。

因此 A~G 的位数分别为 19、19、11、13、9、9、6。

TLB 中标记字段 B 的内容是虚页号, 表示该 TLB 项对应哪个虚页的页表项。

(2) 块号 $4099=00\ 0001\ 0000\ 0000\ 0011\text{B}$, 因此, 所映射的 cache 组号为 $0\ 0000\ 0011\text{B}=3$, 对应的 H 字段内容为 $0\ 0000\ 1000\text{B}$ 。

(3) 因为缺页处理需要访问磁盘, 而 cache 缺失只要访问主存; cache 缺失带来的开销小, 而处理缺页的开销大。

(4) 因为采用写穿策略时需要同时写快速存储器和慢速存储器, 而写磁盘比写主存慢得多, 所以 cache 可以采用写穿策略, 而虚存则应采用写回策略。

4.19

解:

(1) 物理地址由实页号和页内地址拼接, 因此其位数为 $16+12=28$; 或从 cache 机制直接得 $20+3+5=28$ 。

(2) TLB 表标记字段 tag 为 20 位, 对应 VPN 字段为 20 位, 所以采用全相联映射。TLB 应采用 SRAM, 读写速度快, 但成本高, 所以 TLB 多用于容量较小的高速缓冲存储器。

(3) cache 中每组 2 行, 共两个比较器, 故采用 2 路组相联映射。2 路组相联采用 LRU 替换算法, 实现时只需要在 cache 行中增加 1 位 LRU 位用于替换计数; 采用回写策略, 所以每行还需要增加 1 位脏位, 如果脏位为 1 则需要写回内存。

28 位物理地址中 tag 字段、组索引字段、块内偏移地址分别是 20、3、5 位，故 cache 共有 $2^3=8$ 组，每组 2 行，每行 $2^5B=32B$ ；故 cache 总容量为 $8 \times 2 \times (20+1+1+1+32 \times 8)=4464$ 位=558 字节。cache 中有效位用来指出所在 cache 行中的信息是否有效。

(4) 虚拟地址分为两个部分：虚页号、页内地址；物理地址分为两个部分：实页号、页内地址。利用虚拟地址的虚页号部分去查找 TLB 表（缺失时从页表调入），将实页号取出后与虚拟地址的页内地址拼接，就形成了物理地址。

虚拟地址 0008C040H 的 VPO=040H，虚页号 VPN=008CH，与 TLB 表中第一行相符，对应实页号 PPN=0040H 且有效位为 1；将 PPN 与 VPO 组合，得到物理地址是 0040040H。

物理地址 0040040H 分解成标记、组索引、块内偏移形式为(00400H,2,0)，因此将 00400H 与 cache 中第 2 组两行中的标记字段并发比较，虽然有一个 cache 行中的标记字段相符，但有效位为 0，而另一 cache 行的标记字段与 00400H 不相等，故 cache 不命中。

虚拟地址为 0007 C260H 的低 12 位为页偏移字段，与物理地址相同，具体为(0010 0110 0000)₂。根据物理地址的结构，011 是组号，因此该地址应该映射到 cache 第 3 组。

10.5 第 5 章习题解析

5.2 选择题。

(1) A

解析：三地址指令有 29 条，其操作码至少为 5 位。以 5 位进行计算，它剩余 $32-29=3$ 种操作码给二地址。二地址增加了 6 位用于操作码，其数量最大达 $3 \times 2^6=192$ ，满足题目要求，所以指令字长最少为 $5+6 \times 3=23$ 位。又由于计算机按字节编址，指令字长应该是 8 的倍数，因此指令字长至少应该是 24 位，选 A。

(2) A

解析：采用 32 位定长指令字，其中操作码为 8 位，两个地址码共占用 $32-8=24$ 位，而 Store 指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址，机器中共有 16 个通用寄存器，因此寻址一个寄存器需要 $\log_2 16=4$ 位。源操作数中的寄存器直接寻址需 4 位；目的操作数采用基址寻址也要指定一个寄存器，同样需要 4 位表示寄存器编号；留给偏移址的位数为 $24-4-4=16$ 位，而 16 位偏移址用补码表示范围为 $-32768 \sim +32767$ 。

(3) A

解析：采用 16 位定长指令字格式，有 48 条指令，操作码字段长度 $=\log_2 48=6$ 位，支持直接、间接、立即、相对 4 种寻址方式，寻址方式字段需要 $\log_2 4=2$ 位，单地址指令直接寻址方式中形式地址字段为 $16-6-2=8$ 位，能表示的无符号整数范围为 $0 \sim 255$ ，选 A。

(4) C

解析：变址寻址中，有效地址 $EA=(I)+D$ ，这里先变址再间接寻址，所以 $EA=((I)+D)$ 。

(5) C

解析：相对寻址 $EA=(PC)+\text{指令字节长度}+\text{偏移量}$ ，这里转移指令字长为 2 字节，偏移量字段为 6， $EA=(PC)+2+6=2000H+2+6=2008H$ 。

(6) A

解析：基址寻址、变址寻址 $EA=(R)+D$ ，相对寻址 $EA=(PC)+D$ ，它们都是将寄存器内容与形式地址相加生成有效地址，而间接寻址 $EA=(D)$ ，所以选 A。