

解:

(1) 虚拟地址空间为 $16\text{MB} = 2^{24}\text{B}$, 所以虚拟地址位宽应为 24 位; 页面大小为 $4\text{KB} = 2^{12}\text{B}$, 所以页偏移 VPO 字段应该为 12 位; 虚页号 VPN 位宽为 $24 - 12 = 12$ 位。物理地址空间为 $1\text{MB} = 2^{20}\text{B}$, 所以物理地址位宽应为 20 位; 页偏移 PPO 和页偏移 VPO 字段相同, 为 12 位, 故剩余的高 8 位为页框号。



(2) 采用直接相联映射的 cache 数据块大小为 $32\text{B} = 2^5\text{B}$, 因此块内偏移 offset 位宽为 5。cache 一共 8 行, 所以行索引字段 index 的位宽为 3, 剩余的高 12 位为标记字段。



(3) 虚拟地址 01C60H 的 $\text{VPN} = 1$, $\text{PPN} = \text{C60H}$, 查页表知其有效位为 1, 页命中; 对应的页表项中页框号为 04H, 故物理地址为 04C60H; 将物理地址 04C60H 分解成 (tag, index, offset) 形式为 (04c, 3, 0), 在直接相联映射方式下, 其对应的 cache 行号为 3; cache 第 3 行有效位为 1, 但是标记位为 105H $\neq$ 04CH, 故不命中。

(4) 虚拟地址 024BACH 的 $\text{VPN} = 024\text{H} = 10\ 010\ 0_2$, $\text{VPO} = \text{BACH}$, 由于 TLB 表采用四路组相联, 一共 2 组可以利用 VPN 的最低位进行组索引, 将 VPN 分解为 (tag = 12, index = 0) 两部分, 该虚拟地址应该映射到 TLB 第 0 组; 在第 0 组的 4 行中做全相联比较, 发现最后一行有效位为 1, 且与标记字段相符, 说明该页已经调入主存, 因此页框号为 1F, 最终的物理地址为 1FBACH。

习题 4

4.1 解释下列名词。

存取时间 存取周期 存储器带宽 存储单元 边界对齐的数据存放 大端存储 小端存储 静态存储器 动态存储器 刷新 刷新周期 字扩展 位扩展 多体交叉存储器 高速缓冲存储器 双端口存储器 相联存储器 时间局部性 地址映射 直接相联映射 全相联映射 组相联映射 命中率 虚拟存储器 页框号 页表(慢表) 页表项 TLB(快表) LRU 算法 LFU 算法 cache 一致性 写回法 写穿法

4.2 选择题(考研真题)。

(1) [2010] 下列有关 RAM 和 ROM 的叙述中, 正确的是_____。

- I. RAM 是易失性存储器, ROM 是非易失性存储器
- II. RAM 和 ROM 都采用随机存取方式进行信息访问
- III. RAM 和 ROM 都可用作 cache
- IV. RAM 和 ROM 都需要进行刷新
- A. 仅 I 和 II B. 仅 II 和 III C. 仅 I、II 和 IV D. 仅 II、III 和 IV

(2) [2014] 某容量为 256MB 的存储器由若干 $4\text{M} \times 8$ 位的 DRAM 芯片构成, 该 DRAM 芯片的地址引脚和数据引脚总数是_____。

- A. 19 B. 22 C. 30 D. 36

(3) [2009] 某计算机主存容量为 64KB, 其中 ROM 区为 4KB, 其余为 RAM 区, 按字节编址。现要用 $2\text{KB} \times 8$ 位的 ROM 芯片和 $4\text{KB} \times 4$ 位的 RAM 芯片来设计该存储器, 则需要上述规格的 ROM 芯片数和 RAM 芯片数分别是_____。

- A. 1、15 B. 2、15 C. 1、30 D. 2、30

(4) [2010] 假定用若干个 $2\text{KB} \times 4$ 位的芯片组成一个 $8\text{K} \times 8$ 位的存储器, 则地址 0B1FH 所在芯片的最小地址是_____。

- A. 0000H B. 0600H C. 0700H D. 0800H

(5) [2018] 假定 DRAM 芯片中存储阵列的行数为 r 、列数为 c , 对于一个 $2\text{KB} \times 1$ 位的 DRAM 芯片, 为保证其地址引脚数最少, 并尽量减少刷新开销, 则 r 、 c 的取值分别是_____。

- A. 2048、1 B. 64、32 C. 32、64 D. 1、2048

(6) [2019] 假定一台计算机采用 3 通道存储器总线, 配套的内存条型号为 DDR3-1333, 即内存条所接插的存储器总线的工作频率为 1333MHz、总线宽度为 64 位, 则存储器总线的总带宽大约是_____。

- A. 10.66GB/s B. 32GB/s C. 64GB/s D. 96GB/s

(7) [2015] 某计算机使用 4 体交叉编址存储器, 假定在存储器总线上出现的主存地址 (十进制) 序列为 8005、8006、8007、8008、8001、8002、8003、8004、8000, 则可能发生访存冲突的地址对是_____。

- A. 8004 和 8008 B. 8002 和 8007 C. 8001 和 8008 D. 8000 和 8004

(8) [2015] 下列存储器中, 在工作期间需要周期性刷新的是_____。

- A. SRAM B. SDRAM C. ROM D. FLASH

(9) [2011] 下列各类存储器中, 不采用随机存取方式的是_____。

- A. EPROM B. CDROM C. DRAM D. SRAM

(10) [2012] 下列关于闪存 (Flash Memory) 的叙述中, 错误的是_____。

- A. 信息可读可写, 并且读、写速度一样快
B. 存储元由 MOS 管组成, 是一种半导体存储器
C. 掉电后信息不丢失, 是一种非易失性存储器
D. 采用随机访问方式, 可替代计算机外部存储器

(11) [2017] 下列关于数组 a 的访问局部性的描述中, 正确的是_____。

- A. 时间局部性和空间局部性皆有 B. 无时间局部性, 有空间局部性
C. 有时间局部性, 无空间局部性 D. 时间局部性和空间局部性皆无

(12) [2009] 某计算机的 cache 共有 16 块, 采用二路组相联映射方式 (即每组 2 块)。每个主存块大小为 32B, 按字节编址。主存 129 号单元所在主存块应装入的 cache 组号是_____。

- A. 0 B. 1 C. 4 D. 6

(13) [2012] 假设某计算机按字编址, cache 有 4 行, cache 和主存之间交换的块大小为 1 个字。若 cache 的内容初始为空, 采用二路组相联映射方式和 LRU 替换策略。访问的主存地址依次为 0、4、8、2、0、6、8、6、4、8 时, 命中 cache 的次数是_____。

- A. 1 B. 2 C. 3 D. 4

(14) [2015] 假定主存地址为 32 位, 按字节编址, 主存和 cache 之间采用直接相联映射方式, 主存块大小为 4 个字, 每个字 32 位, 采用写回的方式, 则能存放 4K 字数据的 cache 的总容量至少是_____位。

- A. 146K B. 147K C. 148K D. 158K

(15) [2014] 采用指令 cache 与数据 cache 分离的主要目的是_____。

- A. 降低 cache 的缺失损失 B. 提高 cache 的命中率
C. 降低 CPU 平均访存时间 D. 减少指令流水线资源冲突

(16) [2015] 假定编译器将赋值语句“ $x=x+3;$ ”转换为指令“add xaddr,3”, 其中, xaddr 是 x 对应的存储单元地址。若执行该指令的计算机采用页式虚拟存储管理方式, 并配有相应的 TLB, 且 cache 使用写穿的方式, 则完成该指令功能需要访问主存的次数至少是_____。

- A. 0 B. 1 C. 2 D. 3

(17) [2010] 下列命中组合情况中, 一次访存过程中不可能发生的是_____。

- A. TLB 未命中, cache 未命中, Page 未命中
B. TLB 未命中, cache 命中, Page 命中
C. TLB 命中, cache 未命中, Page 命中
D. TLB 命中, cache 命中, Page 未命中

(18) [2013] 某计算机主存地址空间大小为 256MB, 按字节编址。虚拟地址空间大小为 4GB, 采用页式存储管理方式, 页面大小为 4KB, TLB (快表) 采用全相联映射, 有 4 个页表项, 内容如表 4.12 所示。

表 4.12 4 个页表项的内容

有效位	标记	页框号	...
0	FF180H	0002H	...
1	3FFF1H	0035H	...
0	02FF3H	0351H	...
1	03FFFH	0153H	...

则对虚拟地址 03FFF180H 进行虚实地址转换的结果是_____。

- A. 0153180H B. 0035180H C. TLB 缺失 D. 缺页

(19) [2019] 下列关于缺页处理的叙述中, 错误的是_____。

- A. 缺页是在地址转换时 CPU 检测到的一种异常
B. 缺页处理由操作系统提供的缺页处理程序完成
C. 缺页处理程序根据页故障地址从外存读入所缺失的页
D. 缺页处理完成后执行发生缺页的指令的下一条指令

4.3 简答题

- (1) 计算机系统中采用层次化存储体系结构的目的是什么?
- (2) 为什么在存储器芯片中设置片选输入端?
- (3) 动态 MOS 存储器为什么要刷新? 如何刷新?
- (4) 试述多体交叉存储器的设计思想和实现方法。
- (5) 为什么说 cache 对程序员是透明的?
- (6) 直接相联映射方式下为什么不需要使用替换算法?
- (7) 为什么要考虑 cache 的一致性?
- (8) 替换算法有哪几种? 它们各有何优缺点?

4.4 对于 32KB 容量的存储器, 若按 16 位字编址, 其地址寄存器应是多少位? 数据寄存器是多少位?

4.5 用 4 个 $32K \times 8$ 位 SRAM 存储芯片可设计出哪几种不同容量和字长的存储器? 画出相应设计图并完成与 CPU 的连接。

4.6 用 $32K \times 8$ 位 RAM 芯片和 $64K \times 4$ 位 ROM 芯片设计 $256K \times 8$ 位存储器。其中, 从 30000H 到 3FFFFH 的地址空间为只读存储区, 其他为可读、可写存储区。完成存储器与 CPU 的连接。

4.7 某计算机字长为 16 位，主存容量为 128KB，请用 $16K \times 8$ 位的静态 RAM 芯片和 $32K \times 16$ 位的 ROM 芯片为该机设计一个主存储器。要求 18000H ~ 1FFFFH 为 ROM 区，其余为 RAM 区。画出该存储器结构及其与 CPU 连接的框图。

4.8 用 $64K \times 1$ 位的 DRAM 芯片构成 $1M \times 8$ 位的存储器，若采用异步刷新，每行刷新间隔不超过 2ms，则产生刷新信号的间隔时间是多少？假设读写周期为 $0.5\mu s$ ，若采用集中刷新方式，则存储器刷新一遍最少要用多少个读写周期？CPU 的“死”时间为多少？

4.9 设有某动态 RAM 芯片，容量为 $64K \times 1$ 位，除电源线、接地线和刷新线外，该芯片的最小引脚数量是多少？

4.10 用 $16K \times 1$ 位的 DRAM 芯片构成 $64K \times 8$ 位的存储器，设存储器的读写周期为 $0.5\mu s$ ，要使 CPU 在 $1\mu s$ 内至少访问存储器一次，采用哪种刷新方式比较合适？若每行刷新间隔不超过 2ms，该方式下刷新信号的产生周期是多少？

4.11 设 cache 的容量为 2^{14} 块，每块是一个 32 位字，主存容量是 cache 容量的 256 倍，其中有表 4.13 所示的数据（地址和数据均采用十六进制表示）。

表 4.13 主存数据分布情况

地址	数据	地址	数据
000000	87568536	01FFFC	4FFFFC68
000008	87792301	FFFFF8	01BF2460
010004	9ABEFC0D		

将主存中这些数据装入 cache 后，cache 各块中的数据内容及相应的标志是什么？

（1）全相联映射；（2）直接相联映射；（3）四路组相联映射。

4.12 某计算机的 cache 由 64 个存储块构成，采用四路组相联映射方式，主存包含 4096 个存储块，每块由 128 个字组成，访问地址为字地址。

（1）主存地址和 cache 地址各有多少位？

（2）按照题干条件中的映射方式，列出主存地址的划分情况，并标出各部分的位数。

4.13 某计算机的主存容量为 4MB，cache 容量为 16KB，每块包含 8 个字，每字为 32 位，映射方式采用四路组相联。设 cache 的初始状态为空，CPU 依次从主存第 0,1,2,...,99 号单元读出 100 个字（每次读一个字），并重复此操作 10 次，替换算法采用 LRU 算法。

（1）求 cache 的命中率。

（2）若 cache 比主存快 10 倍，分析采用 cache 后存储访问速度提高了多少。

4.14 假定某数组元素按行优先顺序存放在主存中，则在以下两段伪代码 A 和 B 中，分析下列问题。

（1）两段代码中对数组访问的时间局部性和空间局部性。

（2）变量 sum 的时间局部性和空间局部性。

（3）for 循环体对指令访问的时间局部性和空间局部性。

```
int sum_array_A(int a[M][N])
{
    int i, j, sum=0;
    for(i=0; i<M; i++)
        for(j=0; j<N; j++)
            sum+=a[i][j];
    return sum;
}
```

```
int sum_array_B(int a[M][N])
{
    int i, j, sum=0;
    for(i=0; i<N; i++)
        for(j=0; j<M; j++)
            sum+=a[j][i];
    return sum;
}
```

4.15 主存容量为 8MB，虚存容量为 2GB，分页管理时若页面大小为 4KB，求出对应的 VPN、VPO、PPN、PPO 的位数。

4.16 某页式虚拟存储器共 8 页，每页为 1KB，主存容量为 4KB，页表如表 4.14 所示。

表 4.14 虚拟存储器页表

虚页号	0	1	2	3	4	5	6	7
实页号	3	2	1	2	3	1	0	0
装入位	1	1	0	0	1	0	1	0

- (1) 失效的页有哪几页？
- (2) 虚地址 0、3028、1023、2048、4096、8000 的实地址分别是多少？

4.17 某计算机系统有一个 TLB 和 L1 级数据 cache，存储系统按字节编址，虚拟存储容量为 2GB，主存容量为 4MB，页大小为 128KB，TLB 采用四路组相联方式，共有 16 个页表项。cache 容量为 16KB，每块包含 8 个字，每字为 32 位，映射方式采用四路组相联，回答下列问题。

- (1) 虚拟地址中哪几位表示虚拟页号？哪几位表示页内地址？虚拟页号中哪几位表示 TLB 标记？哪几位表示 TLB 索引？
- (2) 物理地址中哪几位表示物理页号？哪几位表示偏移地址？
- (3) 为实现主存与数据 cache 之间的组相联映射，对该地址应进行怎样的划分？

4.18 某计算机采用页式虚拟存储管理方式，按字节编址，虚拟地址为 32 位，物理地址为 24 位，页大小为 8KB；TLB 采用全相联映射；cache 数据区大小为 64KB，按二路组相联方式组织，主存块大小为 64B。存储访问过程的示意图如图 4.57 所示。请回答下列问题。




图 4.57 存储访问过程示意图

- (1) 图中字段 A ~ G 的位数各是多少？TLB 标记字段 B 中存放的是什么信息？
- (2) 将块号为 4099 的主存块装入 cache 中时，映射的 cache 组号是多少？对应 H 字段的内容是什么？
- (3) cache 缺失处理的时间开销大还是缺页处理的时间开销大？为什么？
- (4) 为什么 cache 可以采用写穿策略，而修改页面内容时总是采用写回策略？

4.19 某计算机采用页式虚拟存储管理方式，按字节编址。CPU 进行存储访问的过程如图 4.58 所示。回答下列问题。

- (1) 主存的物理地址占多少位？
- (2) TLB 采用什么映射方式？TLB 是用 SRAM 还是用 DRAM 实现？
- (3) cache 采用什么映射方式？若 cache 采用 LRU 替换算法和写回策略，则 cache 每行中除数据 (Data)、tag 和有效位外，还应有哪些附加位？cache 总容量是多少？cache 中有效位的作用是什么？

（4）若 CPU 给出的虚拟地址为 0008 C040H，则对应的物理地址是多少？是否在 cache 中命中？说明理由，若 CPU 给出的虚拟地址为 0007 C260H，则该地址所在主存块映射到的 cache 组号是多少？




图 4.58 页式虚拟存储器访问过程示意图

实践训练

- （1）在 Logisim 中利用 ROM 组件构建能显示 16×16 点阵的汉字字库存储系统。
- （2）在 Logisim 中利用 RAM 组件构建能同时支持 8 位、16 位、32 位数据访问的存储器。
- （3）在 Logisim 中利用给定的 cache 框架分别设计直接相联、全相联、组相联映射 cache。