

第4章_存储系统_复习重点

第4章 存储系统 - 复习重点

依据《期末复习要点2026.pdf》中“8. 存储系统”部分抽取。

本版按追加要求处理：OCR题目在复习重点中完整插入，保留题干、选项、答案、解析；另补充 Cache 与虚拟存储器 / 虚拟页机制的异同。

重点1：大端和小端存储方式

PDF对应重点：存储器的大端和小端存储方式。

原知识点与例题

4.1.5 主存中数据的存放

- 1、存储字长与数据字长：存储字长（存储单元位数）与数据字长（机器字长）不一定相同。
- 2、地址访问模式：主存按字节编址，可按字节/半字/字访问。
- 3、大端与小端：

方式	低字节地址存放
小端（Little-Endian）	数据的最低字节
大端（Big-Endian）	数据的最高字节

- x86、RISC-V 采用小端；PowerPC 采用大端；ARM、MIPS 同时支持两种

- 4、数据边界对齐：

数据类型	起始地址要求
双字（64位）	末3位为000（8的倍数）
单字（32位）	末2位为00（4的倍数）
半字（16位）	末1位为0（2的倍数）
单字节（8位）	任意

图片信息：PPT第17-18页，图4.4（未对齐方式）和图4.5（对齐方式）

OCR题目与答案

第 4 章文件夹 OCR 题目中未出现单独考查大端/小端的题目。

重点2：存储器容量扩展、片选设计与地址范围

PDF对应重点：存储器容量扩展（字扩展、位扩展），片选设计以及各片地址范围的确定。

原知识点与例题

4.3.1 存储器与CPU的连接

- 地址线数量：与主存容量有关
- 数据线数量：与计算机字长有关
- 控制线：SRAM有 /CS 和 /WE；ROM只有 /CS；DRAM利用 /RAS 和 /CAS

4.3.2 存储器的扩展

1、位扩展：增加数据位宽。

【例】 32个 $256K \times 1$ 位芯片 $\rightarrow$ $256K \times 32$ 位存储器

- 地址线并联，数据线分别连接，片选和读写线并联

图片信息：PPT第68页，图4.24 存储器的位扩展

2、字扩展：增加存储容量。

【例】 8个 $256K \times 8$ 位芯片 $\rightarrow$ $2M \times 8$ 位存储器

- 高位地址经译码器产生片选信号，低位地址并联，数据线并联

图片信息：PPT第69-70页，图4.25 存储器的字扩展及各芯片地址范围

3、字位同时扩展：

【例】 32个 $256K \times 8$ 位芯片 $\rightarrow$ $2M \times 32$ 位存储器

图片信息：PPT第71页，图4.26 存储器的字位扩展

【习题4.5】 用4个 $32K \times 8$ 位SRAM芯片，设计不同容量和字长的存储器。

解：三种方案：

- 字扩展： $128K \times 8$ 位（4片串联，2-4译码器片选）
- 位扩展： $32K \times 32$ 位（4片并联，片选并联）
- 字位扩展： $64K \times 16$ 位（2组，每组2片位扩展；1-2译码器组选）

图片信息：PPT第73-75页，三种扩展方式连接图

【习题4.7】用 $16K \times 8$ 位SRAM和 $32K \times 16$ 位ROM设计 $128K \times 16$ 位主存， $18000H \sim 1FFFFH$ 为ROM区。

解：

- ROM区 = $32K \times 16$ 位，需1片ROM
- RAM区 = $96K \times 16$ 位，需 $(96K \times 16)/(16K \times 8) = 12$ 片RAM
- RAM采用字位同时扩展：6组片选（字扩展），每组2片（位扩展）
- 3-8译码器： $Y_5 \sim Y_0$ 接6组RAM； Y_7 、 Y_6 经或门接ROM

图片信息：PPT第76-77页，习题4.7连接图

OCR题目与答案

题3 [2009] - 存储器芯片数量计算

考察知识点：4.3.2 存储器的扩展

题目：某计算机主存容量为 64KB，其中 ROM 区为 4KB，其余为 RAM 区，按字节编址。现要用 $2KB \times 8$ 位的 ROM 芯片和 $4KB \times 4$ 位的 RAM 芯片来设计该存储器，则需要上述规格的 ROM 芯片数和 RAM 芯片数分别是__。

- A. 1, 15
- B. 2, 15
- C. 1, 30
- D. 2, 30

答案：D

解析：ROM 芯片数为 $(4KB \times 8)/(2KB \times 8) = 2$ 片。RAM 区大小为 $64KB - 4KB = 60KB$ ，RAM 芯片数为 $(60KB \times 8)/(4KB \times 4) = 30$ 片。

题4 [2010] - 字位扩展与地址范围

考察知识点：4.3.2 存储器的扩展

题目：假定用若干个 $2KB \times 4$ 位的芯片组成一个 $8K \times 8$ 位的存储器，则地址 0B1FH 所在芯片的最小地址是__。

- A. 0000H
- B. 0600H

- C. 0700H
D. 0800H

答案：D

解析：组成 $8K \times 8$ 位存储器需要 13 根地址线。采用字位扩展时，对高 2 位地址译码片选。
 $0B1FH = 01011\ 0001\ 1111$ ，该地址所在芯片的高 2 位应保持为 01，低 11 位全 0 时为最小地址，即 $0\ 1000\ 00000000 = 0800H$ 。

简答2 - 片选输入端

考察知识点：4.3.2 存储器的扩展

题目：为什么在存储器芯片中设置片选输入端？

答案：存储扩展时需要使用多个存储芯片，设置片选输入端便于选择正确的芯片进行数据访问操作。

综合4.5 - SRAM芯片扩展方案

考察知识点：4.3.2 存储器的扩展

题目：用 4 个 $32K \times 8$ 位 SRAM 存储芯片可设计出哪几种不同容量和字长的存储器？画出相应设计图并完成与 CPU 的连接。

答案：可分别设计出 $128K \times 8$ 位、 $64K \times 16$ 位、 $32K \times 32$ 位存储器。分别对应字扩展、字位同时扩展、位扩展三种方式；地址线、数据线、片选和读写控制线按扩展方式连接。

综合4.6 - RAM/ROM混合主存设计

考察知识点：4.3.2 存储器的扩展；片选设计

题目：用 $32K \times 8$ 位 RAM 芯片和 $64K \times 4$ 位 ROM 芯片设计 $256K \times 8$ 位存储器。其中，从 30000H 到 3FFFFH 的地址空间为只读存储区，其他为可读、可写存储区。完成存储器与 CPU 的连接。

答案：总容量 $256KB = 2^{18}B$ 。30000H-3FFFFH 是容量为 64KB 的高地址 ROM 区，需 2 片 $64K \times 4$ 位 ROM 芯片进行位扩展。00000H-2FFFFH 为 RAM 区，容量为 192KB，需 $192KB/32KB = 6$ 片 $32K \times 8$ 位 RAM 芯片进行字扩展。高位地址经 3:8 译码器产生片选信号，RAM 接可读写控制，ROM 只读。

综合4.7 - 128KB主存结构设计

考察知识点：4.3.2 存储器的扩展；片选设计

题目：某计算机字长为 16 位，主存容量为 128KB，请用 $16K \times 8$ 位静态 RAM 芯片和 $32K \times 16$ 位 ROM 芯片为该机设计一个主存储器。要求 18000H-1FFFFH 为 ROM 区，其余为 RAM 区。画出该存储器结构及其与 CPU 连接的框图。

答案：18000H-1FFFFH 容量为 32KB，使用 1 片 $32K \times 16$ 位 ROM。其余 96KB 为 RAM 区，需要 $(96K \times 16)/(16K \times 8) = 12$ 片 SRAM；每 2 片做位扩展构成 $16K \times 16$ ，共 6 组做字扩展。高位地址经 3:8 译码器选择各组，Y0-Y5 可接 6 组 RAM，Y6、Y7 可组合选择 ROM 区。

重点3：DRAM刷新、读操作与刷新区别

PDF对应重点：DRAM 的刷新概念、刷新方式以及“死区”定义；读操作与刷新的区别。

原知识点与例题

4.2.2 动态MOS存储器（DRAM）

1、单管DRAM存储单元：1个MOS管 + 1个电容；电容有电荷="1"，无电荷="0"。

2、DRAM特点：

- 集成度高（1管 vs 6管）
- 速度慢（电容充放电慢）
- 破坏性读出：读出后需数据恢复（再生）
- 需刷新：电容电荷会泄漏

3、刷新方式（假设128行×128列，读写周期 $0.5\mu s$ ）：

刷新方式	原理	优点	缺点
集中刷新	2ms内集中128个周期刷新	读写不受影响	存在"死区"（ $128 \times 0.5\mu s = 64\mu s$ ）
分散刷新	每个存取周期后刷新一行	无死区	存储周期加倍（ $1\mu s$ ）
异步刷新	$2ms/128 \approx 15.5\mu s$ 刷新一行	无死区、不增加存储周期	常用方式

图片信息：PPT第42页，图4.14 三种刷新时间分配对比

4、Intel 2116芯片：16K × 1 位DRAM；地址复用技术（7位行地址 + 7位列地址，通过 /RAS、/CAS 分时送入）。

OCR题目与答案

题2 [2014] - DRAM地址复用与引脚数

考察知识点：4.2.2 动态MOS存储器（DRAM）

题目：某容量为 256MB 的存储器由若干 $4M \times 8$ 位的 DRAM 芯片构成，该 DRAM 芯片的地址引脚和数据引脚总数是__。

- A. 19
- B. 22
- C. 30
- D. 36

答案：A

解析： $4M \times 8 = 2^{22} \times 8$ ，需要 22 根地址线。DRAM 采用地址复用技术，行、列地址分时传送，因此地址引脚数为 $22/2 = 11$ 根；数据引脚 8 根，总数为 $11 + 8 = 19$ 根。

题5 [2018] - DRAM行列地址选择

考察知识点：4.2.2 动态MOS存储器（DRAM）

题目：假定 DRAM 芯片中存储阵列的行数为 r 、列数为 c ，对于一个 $2KB \times 1$ 位的 DRAM 芯片，为保证其地址引脚数最少，并尽量减少刷新开销，则 r 、 c 的取值分别是__。

- A. 2048, 1
- B. 64, 32
- C. 32, 64
- D. 1, 2048

答案：C

解析：DRAM 采用行列地址复用技术，行列数差值不宜太大以减少地址引脚；同时为了减少刷新开销，应使行数较少，因此选 $r=32$ 、 $c=64$ 。

题8 [2015] - DRAM刷新

考察知识点：4.2.2 动态MOS存储器（DRAM）

题目：下列存储器中，在工作期间需要周期性刷新的是__。

- A. SRAM
- B. SDRAM
- C. ROM
- D. FLASH

答案：B

解析：DRAM 使用电容存储信息，需周期性刷新。SDRAM 是同步动态随机存储器，属于 DRAM。

简答3 - DRAM刷新

考察知识点：4.2.2 动态MOS存储器（DRAM）

题目：动态 MOS 存储器为什么要刷新？如何刷新？

答案：动态存储单元中信息以电荷形式存放在电容中，但电容较小，电荷会随时间泄漏。为长期保存信息，需要在电荷泄漏前定时补充电荷，这一过程称为刷新。动态 MOS 存储器刷新方式主要有集中刷新、分散刷新和异步刷新 3 种；由于 DRAM 通常采用行列结构，因此刷新按行进行。

综合4.8 - DRAM异步刷新与集中刷新

考察知识点：4.2.2 动态MOS存储器（DRAM）

题目：用 $64K \times 1$ 位 DRAM 芯片构成 $1M \times 8$ 位存储器。若采用异步刷新，每行刷新闻隔不超过 2ms，则产生刷新信号的间隔时间是多少？假设读写周期为 $0.5\mu s$ ，若采用集中刷新方式，则存储器刷新一遍最少要用多少个读写周期？CPU 的“死”时间为多少？

答案： $64K \times 1$ 位 DRAM 可按 256×256 行列排列。每行刷新闻隔不超过 2ms，则最大刷新周期为 2ms；异步刷新需把 2ms 分成 256 个时间段，刷新信号间隔为 $2ms/256 = 7.8125\mu s$ 。集中刷新一遍至少需 256 个读写周期，CPU “死”时间为 $256 \times 0.5\mu s = 128\mu s$ 。

综合4.9 - DRAM芯片最小引脚数

考察知识点：4.2.2 动态MOS存储器（DRAM）

题目：设有某动态 RAM 芯片，容量为 $64K \times 1$ 位，除电源线、接地线和刷新线外，该芯片的最小引脚数量是多少？

答案：该芯片有 1 位数据线，行选通 RAS 和列选通 CAS 各 1 位。64K 存储器对应 16 根地址线；由于 DRAM 行列地址复用，实际地址线为 8 根。因此不考虑电源线时，最小引脚数为 $1 + 1 + 1 + 8 = 11$ 个。

综合4.10 - DRAM刷新方式选择

考察知识点：4.2.2 动态MOS存储器（DRAM）

题目：用 $16K \times 1$ 位 DRAM 芯片构成 $64K \times 8$ 位存储器，设存储器的读写周期为 $0.5\mu s$ ，要使 CPU 在 $1\mu s$ 内至少访问存储器一次，采用哪种刷新方式比较合适？若每行刷新间隔不超过 2ms，该方式下刷新信号的产生周期是多少？

答案：集中刷新会产生超过 $1\mu s$ 的“死”时间，不能满足 CPU 在 $1\mu s$ 内至少访问一次存储器的要求，因此异步刷新或分散刷新较合适。若采用异步刷新， $16K \times 1$ DRAM 可按 128×128 排列，刷新信号周期为 $2ms/128 = 15.625\mu s$ 。

重点4：存储器带宽

PDF对应重点：存储器带宽。

原知识点与例题

4.1.2 存储器技术指标

1、存储容量：

$$1\text{KiB} = 2^{10}\text{B} = 1024\text{B}, \quad 1\text{MiB} = 2^{20}\text{B}, \quad 1\text{GiB} = 2^{30}\text{B}, \quad 1\text{TiB} = 2^{40}\text{B}$$

- 注意区分 KiB（二进制）与 KB（十进制，1000B）

2、存取速度：

指标	定义
存取时间	启动一次存储器操作到完成的时间
存取周期	连续两次访问操作之间的最短时间间隔； 存取周期 = 存取时间 + 恢复时间
存储器带宽	单位时间内传输的信息量（b/s 或 B/s）

4.2.4 DRAM的发展

类型	技术特点	典型时序
FPM-DRAM	快页模式，行地址锁定	6-3-3-3
EDO-DRAM	数据输出与列地址重叠	5-2-2-2-2
BEDO-DRAM	内置列地址计数器（突发）	5-1-1-1-1
SDRAM	同步时钟，每周期1个数据	—
DDR SDRAM	双沿传输 + 预取技术	—

DDR预取技术：

规格	预取路数	倍速
DDR	2路	2倍
DDR2	4路	4倍
DDR3	8路	8倍
DDR4	16路	8倍
DDR5	16路	8倍

传输率 = 等效数据传输频率 × 数据位宽

图片信息：PPT第53-64页， DRAM发展各阶段时序图

4.4.3 多体交叉存储器

类型	编址方式	特点
高位交叉（顺序编址）	高位地址选体	相邻地址在同一体，无法并行
低位交叉（交叉编址）	低位地址选体	相邻地址在不同体，可并行访问

低位交叉流水存取：设存储周期为 T ，交叉模块数为 m ，总线传输周期为 τ ，满足 $T = m\tau$ 。

连续读取 n 个字所需时间：

$t_{\text{顺序}} = nT$

$t_{\text{交叉}} = T + (n - 1)\tau$

【例4.1】计算机字长64位，存储容量 128MW，模8交叉（ $m = 8$ ）， $T = 200\text{ns}$ ， $\tau = 25\text{ns}$ ，连续读8个字。

解：

- 顺序方式: $t = 8 \times 200\text{ns} = 1600\text{ns}$, 带宽 $= (64 \times 8)/1600\text{ns} = 320\text{Mbps}$
- 交叉方式: $t = 200 + 7 \times 25 = 375\text{ns}$, 带宽 $= (64 \times 8)/375\text{ns} = 1370\text{Mbps}$
- 交叉方式快 $1370/320 \approx 4.27$ 倍

OCR题目与答案

题6 [2019] - 存储器总线带宽

考察知识点: 4.1.2 存储器技术指标; 4.2.4 DRAM的发展

题目: 假定一台计算机采用 3 通道存储器总线, 配套内存条型号为 DDR3-1333, 即内存条所接插的存储器总线工作频率为 1333MHz, 总线宽度为 64 位, 则存储器总线的总带宽大约是__。

- A. 10.66GB/s
- B. 32GB/s
- C. 64GB/s
- D. 96GB/s

答案: B

解析: 总带宽约为 $3 \times 8 \times 1333\text{MB/s} \approx 32\text{GB/s}$ 。

重点5: Cache与主存关系、三种地址映射、替换与写策略

PDF对应重点: Cache 与主存之间的关系; 主存与 cache 地址映射的三种方式 (直接映射、全相联、组相联)。

原知识点与例题

4.5.1 Cache工作原理

在CPU与主存之间增加小容量快速SRAM, 存放主存中经常访问数据的副本。

图片信息: PPT第89页, 图4.31 Cache基本原理

4.5.2 程序局部性

类型	定义
时间局部性	某位置被访问后, 未来可能多次被访问

类型	定义
空间局部性	某位置被访问后，其附近位置即将被访问

【例4.2】分析 `sumvec()` 函数的程序局部性。

解：

- for循环体指令：顺序存放（空间局部性），执行1000次（时间局部性）
- 变量 `i`、`sum`：无空间局部性，有时间局部性
- 数组 `V[i]`：顺序存放，有空间局部性

4.5.3 Cache基本概念

命中 (Hit)：CPU要访问的数据在Cache中。

缺失 (Miss)：CPU要访问的数据不在Cache中。

命中率：

$$h = \frac{N_c}{N_c + N_m}$$

平均访问时间：

$$t_a = h \cdot t_c + (1 - h) \cdot t_m$$

访问效率：

$$e = \frac{t_c}{t_a} = \frac{1}{h + (1 - h) \cdot r}, \quad \text{其中 } r = \frac{t_m}{t_c}$$

主存地址 = 主存块地址 + 块内偏移 (offset)

图片信息：PPT第92页，图4.32 Cache和主存的地址格式

4.5.4 Cache读、写流程与关键技术

写入策略：

策略	原理	优点	缺点
写回法 (Write Back)	只改Cache，替换时才写回主存	写速度快	需脏位标记，数据暂时不一致
写穿法 (Write Through)	同时写Cache和主存	数据一致	写速度慢

写缺失处理：

方式	原理	适用
写分配 (Write Allocate)	调入Cache后再写	写回法
无写分配 (No Write Allocate)	直接写主存	写穿法

Cache四大关键技术:

1. 数据查找 (相联存储器)
2. 地址映射
3. 替换策略
4. 写入策略

4.5.6 地址映射

1、全相联映射

主存某块可映射到Cache任意块。

主存地址 = 主存块地址 (tag) + 块内偏移 (offset)

- 优点: Cache利用率高, 冲突率低
- 缺点: 需n路并发比较, 硬件成本高, 替换算法复杂

图片信息: PPT第110-111页, 图4.36/4.37 全相联映射逻辑及硬件实现

2、直接相联映射

主存某块只能映射到Cache固定块:

$$i = j \bmod n$$

主存地址 = 区地址 (tag) + 行索引 (index) + 块内偏移 (offset)

- 优点: 只需1路比较, 硬件成本低
- 缺点: 利用率低, 冲突率高

【例4.3】 字长32位, 直接相联映射, 主存4MB, Cache 4KB, 块长度8字。

解:

- 主存地址22位, Cache地址12位
- 块长度8字 = 32B, offset = 5 位
- index = 12 - 5 = 7 位, tag = 22 - 7 - 5 = 10 位
- 顺序访问0-99号单元10次: 每块8字, 首次访问每块不命中 (共13次不命中), 其余987次命中
- 命中率 $h = 987/1000 = 98.7\%$

- 平均访问时间 $t_a = 0.987 \times 20 + 0.013 \times 200 = 22.34\text{ns}$
- 访问效率 $e = 20/22.34 = 89.5\%$

图片信息：PPT第118-121页，例4.3详细解答

【例4.4】 主存256MB，指令/数据Cache分离，各8行，块大小64B，直接相联。程序A行优先访问，程序B列优先访问。

解：

- 主存地址28位，index = 3 位，offset = 6 位，tag = 19 位
- 每块16个int型数据
- **程序A（行优先）：**第1次不命中载入16个数据，后续15次命中；命中率 = $15/16 = 93.75\%$
- **程序B（列优先）：**每次访问不同行，全部不命中；命中率 = 0
- **程序A执行时间更短**

图片信息：PPT第122-125页，例4.4详细解答

3、组相联映射

直接相联与全相联的折中。Cache分若干组，每组 k 行（ k 路组相联）。

$$i = j \bmod Q \quad (Q \text{ 为组数})$$

主存地址 = 标记 (tag) + 组索引 (index) + 块内偏移 (offset)

- $k = 1$ 时 → 直接相联映射
- $Q = 1$ 时 → 全相联映射

图片信息：PPT第126-130页，图4.41/4.42 组相联映射逻辑及硬件实现

三种映射方式对比：

映射方式	主存地址划分	比较路数	命中率	硬件成本
全相联	tag offset	n路	高	高
直接相联	tag index offset	1路	低	低
组相联	tag index offset	k路	中	中

4.5.7 替换算法

算法	英文	原理	特点
先进先出	FIFO	替换最先载入的块	开销小，未考虑局部性
最不经常使用	LFU	替换访问次数最少的块	历史统计，不能反映近期情况

算法	英文	原理	特点
近期最少使用	LRU	替换最久未被访问的块	符合局部性，命中率高，硬件复杂
随机替换	Random	随机选择替换	实现最简单，性能略差

【例4.5】 Cache有4行，访问序列：1,2,3,2,1,3,1,4,4,5,6,7,5,6,7,5。

- LFU命中率 = $5/16 = 31.25\%$
- LRU命中率 = $9/16 = 56.25\%$

图片信息：PPT第139-172页，例4.5 LFU和LRU详细访问过程表

4.5.8 写入策略

已在4.5.4节总结。

4.5.9 Cache应用

应用	说明
分离Cache	I-Cache（指令）和D-Cache（数据）分开
多级Cache	$L1 \rightarrow L2 \rightarrow L3 \rightarrow L4$
软件Cache	磁盘缓存Buffer Cache、Web代理缓存

OCR题目与答案

题11 [2017] - 程序访问局部性

考察知识点：4.5.2 程序局部性

题目：下列关于数组 a 的访问局部性的描述中，正确的是__。

- A. 时间局部性和空间局部性皆有
- B. 无时间局部性，有空间局部性
- C. 有时间局部性，无空间局部性
- D. 时间局部性和空间局部性皆无

答案：A

解析：题中程序循环多次访问数组 a ，循环访问具有时间局部性；数组元素在内存中连续存放，访问相邻元素具有空间局部性。

题12 [2009] - Cache组相联映射

考察知识点：4.5.6 地址映射；组相联映射

题目：某计算机的 cache 共有 16 块，采用二路组相联映射方式（即每组 2 块）。每个主存块大小为 32B，按字节编址。主存 129 号单元所在主存块应装入的 cache 组号是__。

- A. 0
- B. 1
- C. 4
- D. 6

答案：C

解析：cache 共 16 块、二路组相联，因此共有 8 组，组索引字段为 3 位。块大小 32B，块内偏移为 5 位。129 号单元对应主存块号为 4，因此应装入第 4 组。

题13 [2012] - 二路组相联与LRU命中次数

考察知识点：4.5.6 地址映射；4.5.7 替换算法

题目：假设某计算机按字编址，cache 有 4 行，cache 和主存之间交换的块大小为 1 个字。若 cache 初始为空，采用二路组相联映射方式和 LRU 替换策略。访问的主存地址依次为 0、4、8、2、0、6、8、6、4、8 时，命中 cache 的次数是__。

- A. 1
- B. 2
- C. 3
- D. 4

答案：A/C

解析：答案图说明本题较特殊。按一种组相联映射方式可得命中 1 次，对应 A；教材中还存在另一种组相联映射方案，对应答案为 C。整理时保留 A/C 两种可能。

题14 [2015] - 直接映射Cache容量计算

考察知识点：4.5.6 地址映射；直接相联映射

题目：假定主存地址为 32 位，按字节编址，主存和 cache 之间采用直接相联映射方式，主存块大小为 4 个字，每个字 32 位，采用写回的方式，则能存放 4K 字数据的 cache 的总容量至少是__位。

- A. 146K
- B. 147K
- C. 148K
- D. 158K

答案：C

解析：主存块大小 4×32 位 = 16B，块内偏移为 4 位。cache 数据容量为 4K 字，即 $4KB \times 4B/16B = 1K = 2^{10}$ 行，因此行索引为 10 位，标记字段为 $32 - 10 - 4 = 18$ 位。每行包括数据块副本、有效位、标记位、dirty 位和替换算法控制位（题目未强调替换位，可忽略），总容量为 $(16 \times 8 + 1 + 18 + 1) \times 1K = 148K$ 位。

题15 [2014] - 指令Cache与数据Cache分离

考察知识点：4.5.9 Cache应用

题目：采用指令 cache 与数据 cache 分离的主要目的是__。

- A. 降低 cache 的缺失损失
- B. 提高 cache 的命中率
- C. 降低 CPU 平均访存时间
- D. 减少指令流水线资源冲突

答案：D

解析：指令 cache 与数据 cache 分离可充分利用指令和数据不同的程序局部性，但主要目的是避免指令流水线中取指和取数的资源冲突。

简答5 - Cache透明性

考察知识点：4.5.1 Cache工作原理；4.5.3 Cache基本概念

题目：为什么说 cache 对程序员是透明的？

答案：程序员看来，数据只是在寄存器、内存、辅存之间交换，感知不到 cache 的存在，也无法直接操控 cache，因此 cache 对程序员是透明的。

简答6 - 直接相联映射为何不需替换算法

考察知识点：4.5.6 地址映射；直接相联映射

题目：直接相联映射方式下为什么不需要使用替换算法？

答案：直接相联映射中，一个主存块只能固定映射到 cache 的特定行。当有新的主存块调入时，该特定行原内容必须被调出，因此不需要替换算法来选择被替换块。

简答7 - Cache一致性

考察知识点：4.5.8 写入策略

题目：为什么要考虑 cache 的一致性？

答案：正常情况下 cache 中数据是主存数据的副本。若采用写回策略，可能导致 cache 副本与主存数据不一致；多核系统中，不同 CPU 核使用不同 cache 也会带来不一致问题。数据不一致可能导致程序结果不正确甚至数据丢失，因此必须考虑并保证 cache 一致性。

简答8 - 替换算法

考察知识点：4.5.7 替换算法

题目：替换算法有哪几种？它们各有何优缺点？

答案：FIFO 替换最先载入的 cache 行，系统开销小，但无法利用程序局部性，命中率不高。LFU 替换历史访问次数最少的行，命中率较 FIFO 高，但每行需计数器，且过去频繁访问的数据可能长期占据 cache。LRU 替换近期最少使用的行，符合局部性，性能优于 LFU，但每行需要计数器，硬件开销较大。随机替换实现最简单、成本最低，但无法利用局部性，命中率一般。

三、综合题

综合4.11 - Cache三种映射方式

考察知识点：4.5.6 地址映射

题目：设 cache 容量为 2^{14} 块，每块是一个 32 位字，主存容量是 cache 容量的 256 倍。给定若干主存地址和数据，将这些数据装入 cache 后，求全相联映射、直接相联映射、四路组相联映射下 cache 各块数据内容及相应标志。

答案：本题中 $s = 22$, $w = 2$, $r = 14$, $d = 12$ 。

全相联映射可映射到任意行，假定装入 cache 前 5 行：

cache行	标志	数据
0	000000	87568536
1	000002	87792301
2	004001	9ABEFCD0
3	007FFF	4FFFFFC68
4	3FFFFE	01BF2460

直接相联映射：

cache行	标志	数据
0000	00	87568536
0002	00	87792301
0001	01	9ABEFCD0
3FFF	01	4FFFFFC68
3FFE	FF	01BF2460

四路组相联映射：

cache组	标志	数据
000	000	87568536
002	000	87792301
001	004	9ABEFCD0
0FFF	007	4FFFFFC68
0FFE	3FF	01BF2460

综合4.12 - 四路组相联地址划分

考察知识点：4.5.6 地址映射；组相联映射

题目：某计算机的 cache 由 64 个存储块构成，采用四路组相联映射方式，主存包含 4096 个存储块，每块由 128 个字组成，访问地址为字地址。求主存地址和 cache 地址位数，并给出主存地址划分。

答案：主存容量为 $4096 \times 128 = 2^{19}$ 字，主存地址位数为 19 位。cache 容量为 $64 \times 128 = 2^{13}$ 字，cache 地址位数为 13 位。四路组相联下共有 $64/4 = 16 = 2^4$ 组，组索引

为 4 位；块内偏移为 7 位；标记位为 $19 - 4 - 7 = 8$ 位。因此主存地址划分为：tag 8 位、index 4 位、offset 7 位。

综合4.13 - Cache命中率与速度提升

考察知识点：4.5.3 Cache基本概念；4.5.6 地址映射；4.5.7 替换算法

题目：某计算机的主存容量为 4MB，cache 容量为 16KB，每块包含 8 个字，每字 32 位，映射方式采用四路组相联。设 cache 初始状态为空，CPU 依次从主存第 0、1、2、…、99 号单元读出 100 个字，每次读一个字，并重复此操作 10 次，替换算法采用 LRU。求 cache 命中率；若 cache 比主存快 10 倍，分析采用 cache 后存储访问速度提高了多少。

答案：每块 8 个字，100 个字占 13 个主存块。cache 可容纳的主存块数为 $16KB / (8 \times 4B) = 512$ 块，四路组相联共有 128 组。cache 初始为空，13 块调入后不会被淘汰；10 次循环共访问 1000 次，只有每块第一次访问不命中，共 13 次不命中。命中率为 $(1000 - 13) / 1000 = 98.7\%$ 。若访问 cache 一个数据单元时间为 T，主存为 10T，则使用 cache 后耗时 $13 \times 10T + (1000 - 13)T = 1117T$ ；不用 cache 耗时 $1000 \times 10T = 10000T$ ，速度提高 $10000 / 1117 \approx 8.95$ 倍。

综合4.14 - 数组访问局部性分析

考察知识点：4.5.2 程序局部性

题目：假定数组元素按行优先顺序存放在主存中，则对两段代码 A 和 B，分析数组访问、变量 sum、for 循环体指令访问的时间局部性和空间局部性。

答案：程序 A 按行优先顺序访问数组，具有很好的空间局部性；每个数组元素只使用一次，因此不存在时间局部性。程序 B 按列优先顺序访问数组，数据访问不是顺序进行，空间局部性不佳，也不存在时间局部性。变量 sum 是单个变量，不存在空间局部性，但在循环中被多次使用，具有良好时间局部性。for 循环体指令会反复执行，具有较好时间局部性；循环体内机器指令通常顺序执行，因此也具有一定空间局部性。

重点6：虚实地址格式、页表有效位与地址转换

PDF对应重点：虚实地址格式及转换；页表中有效位含义；虚拟存储器与 cache 设计原理异同。

原知识点与例题

4.6.1 虚拟存储器的工作原理

利用"主存-辅存"存储层次，解决主存容量不足问题。

三个特性：

特性	说明
多次性	程序和数据可分多次调入内存
对换性	暂不使用的代码/数据可调至外存
虚拟性	逻辑上扩充内存容量

图片信息：PPT第178页，图4.45 虚拟存储器典型组织结构

4.6.2 虚拟存储器的地址映射与变换

三种地址空间：虚拟地址空间、主存物理地址空间、辅存地址空间。

三种类型：页式、段式、段页式。

4.6.3 页式虚拟存储器

1、地址划分：

$$VA = VPN + VPO$$

$$PA = PPN + PPO$$

- VPN：虚页号；VPO：虚拟页偏移
- PPN：物理页号（页框号）；PPO：物理页偏移（= VPO）

2、页表：

- 页表项（PTE）包含：有效位 + 物理页号 + 修改位 + 使用位 + 权限位
- 页表常驻主存，首地址记录在**页表基址寄存器（PTBR）**中
- 每个进程一张独立的页表

图片信息：PPT第181-183页，图4.47 页式逻辑结构

【例4.6】 主存16MB，虚拟存储器4GB，页面大小4KB。

解：

- 物理地址24位，虚拟地址32位，页内偏移12位
- 物理页号 = $24 - 12 = 12$ 位，虚拟页号 = $32 - 12 = 20$ 位
- 页表项数量 = $2^{20} = 1,048,576$ 项
- $VA = 00015240H$ ：虚页号 = 00015H，查表有效位=1，实页号 = 035H， $PA = 035240H$

- VA = 03FFF180H: 虚页号 = 03FFFH, 有效位=0, **缺页**

3、结合Cache的访问流程：页表部分放在Cache中，加速地址转换。

4、TLB（转换旁路缓冲区）：

- 容量较小的Cache，缓冲经常访问的页表项
- 大多采用全相联或组相联，随机替换算法
- **快表（TLB）** 按内容访问，**慢表（主存页表）** 按地址访问

图片信息：PPT第190-192页，图4.52/4.53/4.54 TLB转换逻辑

TLB/页/Cache命中组合：

序号	TLB	页	Cache	可能性
1	命中	命中	命中	可能（最优路径）
2	命中	命中	缺失	可能
3	缺失	命中	命中	可能
4	缺失	命中	缺失	可能
5	缺失	缺失	缺失	可能（最糟情况）
6	命中	缺失	缺失	不可能 （页缺失则TLB必缺失）
7	命中	缺失	命中	不可能
8	缺失	缺失	命中	不可能 （页缺失则数据不在主存）

【例4.7】 虚拟地址空间16MB，主存1MB，页面4KB，Cache直接相联8行，块大小32B。

解：

- 虚拟地址24位（虚页号12位 + 页偏移12位）
- 物理地址20位（页框号8位 + 页偏移12位）
- 物理地址划分：tag 12位 + index 3位 + offset 5位
- VA = 001C60H: 虚页号=001H, 查页表有效位=1, 页框号=04H, PA = 04C60H; 行索引=3, 查Cache标记不匹配 → **Cache不命中**
- VA = 024BACH: TLB索引=0, 标记=012H, 查TLB有效位=1 → **页面在主存中**, 页框号=1FH

Cache 与虚拟存储器 / 虚拟页机制的异同

对比项	Cache	虚拟存储器 / 虚拟页
所属层次	CPU 与主存之间	主存与辅存之间
主要目的	缓解 CPU 与主存速度差，提高平均访问速度	扩大程序可用地址空间，缓解主存容量不足
基本单位	Cache 块 / 主存块	虚拟页 / 物理页框
映射关系	主存块映射到 Cache 行/组	虚拟页映射到物理页框
映射表/查找	tag、index、offset；可用相联比较	页表与 TLB；TLB 缓存页表项
命中/缺失	Cache 命中或 Cache 缺失	页命中或缺页；TLB 还可能命中/缺失
缺失处理开销	通常访问主存，开销相对较小	缺页需访问磁盘/外存，开销远大于 Cache 缺失
替换策略	FIFO、LRU、LFU、随机等	页面置换也可采用 LRU/FIFO 等思想
写策略	可写穿或写回	修改页通常采用写回，避免频繁写外存
程序员可见性	对程序员透明	对程序员基本透明，但影响地址空间和缺页异常
共同点	都利用程序局部性；都使用小而快的存储层缓存大而慢的存储层内容；都需要映射、查找、替换和一致性维护	都利用程序局部性；都使用小而快的存储层缓存大而慢的存储层内容；都需要映射、查找、替换和一致性维护

OCR题目与答案

题16 [2015] - TLB、Cache与写穿访问主存次数

考察知识点：4.6.3 页式虚拟存储器；4.5.8 写入策略

题目：假定编译器将赋值语句 $x=x+3$ ；转换为指令 `add xaddr, 3`，其中 xaddr 是 x 对应的存储单元地址。若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的 TLB，且 cache 使用写穿的方式，则完成该指令功能需要访问主存的次数至少是__。

- A. 0
- B. 1
- C. 2
- D. 3

答案：B

解析：该指令执行过程可分为取数、运算和写回。取数时若 TLB 命中、cache 命中，则不需要访问主存；写回采用写穿方式，需要把数据同时写入 cache 和主存，因此至少访问主存 1

次。

题17 [2010] - TLB/Page/Cache命中组合

考察知识点：4.6.3 页式虚拟存储器

题目：下列命中组合情况中，一次访存过程中不可能发生的是__。

- A. TLB 未命中，cache 未命中，Page 未命中
- B. TLB 未命中，cache 命中，Page 命中
- C. TLB 命中，cache 未命中，Page 命中
- D. TLB 命中，cache 命中，Page 未命中

答案：D

解析：若 Page 未命中，说明页面不在主存中，则 TLB 中不可能已有该页有效转换项，cache 中也不可能对应数据。因此 TLB 命中、cache 命中、Page 未命中不可能。

题18 [2013] - TLB地址转换

考察知识点：4.6.3 页式虚拟存储器；TLB（转换旁路缓冲区）

题目：某计算机主存地址空间大小为 256MB，按字节编址。虚拟地址空间大小为 4GB，采用页式存储管理方式，页面大小为 4KB，TLB 采用全相联映射，有 4 个页表项，内容如下表。则对虚拟地址 03FFF180H 进行虚实地址转换的结果是__。

有效位	标记	页框号
0	FF180H	0002H
1	3FFF1H	0035H
0	02FF3H	0351H
1	03FFFH	0153H

- A. 0153180H
- B. 0035180H
- C. TLB 缺失
- D. 缺页

答案：A

解析：按字节编址，页面大小为 4KB，页内地址为 12 位。虚拟地址 03FFF180H 的页号为 03FFFH，页内地址为 180H。TLB 中标记 03FFFH 的项有效，页框号为 0153H，因此物理

地址为 0153180H。

题19 [2019] - 缺页处理

考察知识点：4.6.3 页式虚拟存储器

题目：下列关于缺页处理的叙述中，错误的是__。

- A. 缺页是在地址转换时 CPU 检测到的一种异常
- B. 缺页处理由操作系统提供的缺页处理程序完成
- C. 缺页处理程序根据页故障地址从外存读入所缺失的页
- D. 缺页处理完成后执行发生缺页的指令的下一条指令

答案：D

解析：缺页处理完成后，应回到发生缺页的指令继续执行，而不是执行下一条指令，因此 D 错误。

二、简答题

综合4.15 - 虚拟地址与物理地址字段位数

考察知识点：4.6.3 页式虚拟存储器

题目：主存容量为 8MB，虚存容量为 2GB，分页管理时若页面大小为 4KB，求对应的 VPN、VPO、PPN、PPO 的位数。

答案：虚存页数为 $2GB/4KB = 2^{19}$ 页，VPN 为 19 位。页面大小 $4KB = 2^{12}B$ ，因此 VPO 和 PPO 均为 12 位。主存页框数为 $8MB/4KB = 2^{11}$ ，PPN 为 11 位。

综合4.16 - 页表有效位与地址转换

考察知识点：4.6.3 页式虚拟存储器

题目：某页式虚拟存储器共 8 页，每页为 1KB，主存容量为 4KB，页表给出虚页号 0-7 对应实页号和装入位。求失效页；虚地址 0、3028、1023、2048、4096、8000 的实地址。

答案：装入位为 0 的虚页为失效页：2、3、5、7。虚地址转换结果如下：

虚地址(十进制)	VPN	PPN/状态	实地址(二进制)	实地址(十进制)
0	0	3	1100 0000 0000	3072

虚地址(十进制)	VPN	PPN/状态	实地址(二进制)	实地址(十进制)
3028	2	缺页	-	-
1023	0	3	1111 1111 1111	4095
2048	2	缺页	-	-
4096	4	3	1100 0000 0000	3072
8000	7	缺页	-	-

综合4.17 - TLB与Cache地址字段划分

考察知识点：4.6.3 页式虚拟存储器；4.5.6 地址映射

题目：某计算机系统有一个 TLB 和 L1 级数据 cache，按字节编址。虚拟存储容量 2GB，主存容量 4MB，页大小 128KB。TLB 采用四路组相联，共 16 个页表项。cache 容量为 16KB，每块含 8 个字，每字 32 位，映射方式采用四路组相联。回答虚拟地址、物理地址、TLB、cache 各字段位数。

答案：虚存页数 $2GB/128KB = 2^{14}$ ，虚页号 14 位；页面大小 $128KB = 2^{17}B$ ，页内偏移 17 位。TLB 四路组相联、16 个表项，每组 4 路，共 4 组，因此组索引为 2 位，虚页号高 12 位为 TLB 标记，低 2 位为 TLB 组索引。主存 $4MB = 2^{22}B$ ，物理地址 22 位；页内偏移 17 位，高 5 位为物理页号。cache 块大小 $8 \times 4B = 32B$ ，块内偏移 5 位；四路组相联下共有 $16KB/(8 \times 4B)/4 = 128 = 2^7$ 组，组索引 7 位；物理地址剩余 $22 - 5 - 7 = 10$ 位为标记。

综合4.18 - 页式虚拟存储、TLB与Cache访问过程

考察知识点：4.6.3 页式虚拟存储器；4.5.6 地址映射；4.5.8 写入策略

题目：某计算机采用页式虚拟存储管理，按字节编址，虚拟地址 32 位，物理地址 24 位，页面大小 8KB；TLB 采用全相联映射；cache 数据区大小 64KB，按二路组相联组织，主存块大小 64B。依据访问过程示意图回答字段位数、cache 组号、缺页与 cache 缺失开销、写策略问题。

答案：页大小 $8KB = 2^{13}B$ ，页内偏移 D=13 位；A 字段为 VPN，且作为 TLB 标记存放在 B 中， $A = B = 32 - 13 = 19$ 位；物理页号字段 $C = 24 - 13 = 11$ 位。主存块大小 64B， $G=6$ 位。cache 二路组相联，每组容量 128B，共 $64KB/128B = 512 = 2^9$ 组，F=9 位， $E=24-9-6=9$ 位。因此 A-G 字段位数分别为 19、19、11、13、9、9、6。TLB 标记字段 B 存放虚页号，表示该 TLB 项对应哪个虚页的页表项。主存块号 4099 映射的 cache 组号为 3，对应 H 字段内容为 0 0000 1000B。缺页处理需访问磁盘，而 cache 缺失只需访问主存，因此处理缺页的开销更大。cache 可采用写穿策略，而虚存修改页面内容时应采用写回策略，因为写磁盘比写主存慢得多。

综合4.19 - 页式虚拟存储访问示意图

考察知识点：4.6.3 页式虚拟存储器；4.5.6 地址映射；4.5.8 写入策略

题目：某计算机采用页式虚拟存储管理，按字节编址，CPU 存储访问过程如图 4.58。回答主存物理地址位数、TLB映射方式与实现介质、cache映射方式/附加位/有效位作用，以及给定虚拟地址的物理地址和 cache 命中情况。

答案：物理地址由实页号和页内地址拼接，为 $16 + 12 = 28$ 位；也可由 cache 机制中的 $20 + 3 + 5 = 28$ 位得到。TLB 标记字段为 20 位，对应 VPN 字段为 20 位，因此 TLB 采用全相联映射；TLB 应用 SRAM 实现。cache 每组 2 行，采用二路组相联映射；LRU 只需在每行增加 1 位 LRU 位，写回策略需要每行增加 1 位脏位。28 位物理地址中 tag、组索引、块内偏移分别为 20、3、5 位；cache 共有 $2^3 = 8$ 组，每组 2 行，每行 $2^5 = 32B$ ，总容量为 $8 \times 2 \times (20 + 1 + 1 + 1 + 32 \times 8) = 4464$ 位 = 558 字节。cache 有效位用于指出所在 cache 行中的信息是否有效。虚拟地址 0008C040H 的 VPO=040H、VPN=008CH，与 TLB 第一行相符，PPN=0040H 且有效，物理地址为 0040040H；该地址映射到 cache 第 2 组，虽然有一行标记相符，但有效位为 0，故 cache 不命中。虚拟地址 0007C260H 的页偏移为 260H，物理地址低 12 位相同；其中物理地址结构中 011 为组号，因此映射到 cache 第 3 组。

复习重点速查表

PDF复习重点	对应笔记章节	对应原例题	对应OCR题目
大端和小端	4.1.5	概念辨析	无单独OCR题
容量扩展、片选、地址范围	4.3.1-4.3.2	习题4.5、习题4.7	选择3、选择4、简答2、综合4.5-4.7
DRAM刷新、死区、读/刷新区别	4.2.2	DRAM刷新方式表	选择2、选择5、选择8、简答3、综合4.8-4.10
存储器带宽	4.1.2、4.2.4、4.4.3	例4.1	选择6
Cache与主存、三种映射	4.5.1-4.5.9	例4.2-例4.5	选择11-15、简答5-8、综合4.11-4.14
虚实地址转换、页表有效位、Cache与虚拟页异同	4.6.1-4.6.3	例4.6、例4.7	选择16-19、综合4.15-4.19