

第8章_总线系统_OCR题目整理

第8章 总线系统 OCR题目整理

说明：本文件由“第8章 总线”文件夹中的题目图、答案图整理而来；简答题原图未提供答案，已按知识点补全，并在答案处标注“Codex生成”。所有题目均完整保留题干、选项、答案与解析/解答。

一、选择题

选择题1

考察知识点：8.1.2 总线组成

题目：[2011] 在系统总线的数据线上，不可能传输的是__。

- A. 指令
- B. 操作数
- C. 握手（应答）信号
- D. 中断类型号

答案：C

解析：握手（应答）信号属于控制信息，应通过控制总线传输；指令、操作数和中断类型号都可以作为数据在数据线上传输。

选择题2

考察知识点：8.2.1 总线传输过程；8.2.2 总线的信息传送

题目：[2014] 一次总线事务中，主设备只需给出一个首地址，从设备就能从首地址开始的若干连续单元读出或写入多个数据。这种总线事务方式称为__。

- A. 并行传输
- B. 串行传输
- C. 突发传输
- D. 同步传输

答案：C

解析：突发传输也称猝发传输，主设备只给出一个首地址，随后从连续地址单元中传输多个数据。并行传输、串行传输描述的是数据线上位的组织方式，同步传输描述的是定时方式。

选择题3

考察知识点：8.1.5 总线性能指标

题目：[2009] 假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用两个时钟周期，总线时钟频率10MHz，则总线带宽是__。

- A. 10MB/s
- B. 20MB/s
- C. 40MB/s
- D. 80MB/s

答案：B

解析：每个总线周期传输4B，但一个总线周期占2个时钟周期，因此平均每个时钟周期传输2B。总线带宽为 $4B \times 10\text{MHz} \times 1/2 = 20\text{MB/s}$ 。

选择题4

考察知识点：8.1.5 总线性能指标；8.2.2 总线的信息传送

题目：[2012] 某同步总线的时钟频率100MHz，宽度32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需时间至少是__。

- A. 20ns
- B. 40ns
- C. 50ns
- D. 80ns

答案：C

解析：总线时钟频率为100MHz，时钟周期为10ns。地址/数据线复用，传输地址需要1个时钟周期；总线宽度32位，传输128位数据需要 $128/32 = 4$ 个数据周期。至少需要 $1 + 4 = 5$ 个时钟周期，即 $5 \times 10\text{ns} = 50\text{ns}$ 。

选择题5

考察知识点：8.1.5 总线性能指标

题目：[2014] 某同步总线采用数据线和地址线复用方式，其中地址/数据线有32条，总线时钟频率66MHz，每个时钟周期传送两次数据（上跳沿和下跳沿各传送一次数据），该总线最大数据传输速率（总线带宽）是__。

- A. 132MB/s
- B. 264MB/s
- C. 528MB/s
- D. 1056MB/s

答案：C

解析：32条地址/数据线一次传输32bit，即4B。每个时钟周期传送两次数据，因此总线带宽为 $4B \times 66\text{MHz} \times 2 = 528\text{MB/s}$ 。

选择题6

考察知识点：8.3 总线结构；单总线数据通路与单周期处理器的区别

题目：[2014] 单周期处理器中所有指令的指令周期为一个时钟周期。下列关于单周期处理器的叙述中，错误的是__。

- A. 可以采用单总线结构数据通路
- B. 处理器时钟频率较低
- C. 在指令执行过程中控制信号不变
- D. 每条指令的CPI为1

答案：A

解析：单周期处理器要求每条指令在一个时钟周期内完成，而单总线结构数据通路同一时刻只能传送一路信息，完成一条指令通常需把多个操作顺序安排在多个节拍中，因此不适合作为单周期处理器的数据通路。单周期处理器的时钟周期必须按最慢指令设置，所以时钟频率较低；一条指令执行过程中控制信号保持不变；所有指令CPI均为1。

选择题7

考察知识点：8.2.4 总线定时

题目：[2015] 下列有关总线定时的叙述中，错误的是__。

- A. 异步通信方式中，全互锁方式最慢
- B. 异步通信方式中，非互锁方式的可靠性最差
- C. 同步通信方式中，同步时钟信号可由多设备提供
- D. 半同步通信方式中，握手信号的采样由同步时钟控制

答案：C

解析：同步通信方式中各设备应采用统一的总线时钟信号，不能由多个设备分别提供时钟，否则难以保持统一时序。异步通信中全互锁握手最严格、速度最慢，非互锁可靠性最差；半同步方式是在同步时钟基础上加入等待/握手信号，握手信号也由同步时钟采样。

选择题8

考察知识点：8.2.2 总线的信息传送；8.2.4 总线定时

题目：[2016] 下列关于总线设计的叙述中，错误的是__。

- A. 并行总线传输比串行总线传输速度快
- B. 采用信号线复用技术可以减少信号线数量
- C. 采用突发传输方式可提高总线数据传输速率
- D. 采用分离事务通信方式可提高总线利用率

答案：A

解析：并行总线在低频、短距离条件下通常传输效率较高，但高速情况下会受到线间串扰、时钟偏斜等限制；现代高速总线常采用高速串行传输。因此不能绝对认为并行总线一定比串行总线快。信号线复用可减少引脚和线数，突发传输可减少重复寻址开销，分离事务通信可减少主设备等待期间对总线的占用。

选择题9

考察知识点：8.1.5 总线性能指标；8.2.2 总线的信息传送

题目：[2018] 下列选项中，可提高同步总线数据传输速率的是__。

- I. 增加总线宽度
- II. 提高总线工作频率
- III. 支持突发传输
- IV. 采用地址/数据线复用方式

- A. 仅I、II
- B. 仅I、II、III
- C. 仅III、IV
- D. I、II、III和IV

答案：B

解析：增加总线宽度可提高每次传输的数据量；提高总线工作频率可增加单位时间传输次数；支持突发传输可减少重复地址和控制开销，提升有效数据传输率。地址/数据线复用虽然能

减少引脚和总线线数，但地址阶段和数据阶段分时占用同一组线，通常不会提高数据传输速率。

选择题10

考察知识点：8.4.3 常用I/O总线

题目：[2013] 下列选项中，用于设备和设备控制器（I/O接口）之间互连的接口标准是__。

- A. PCI
- B. USB
- C. AGP
- D. PCI-Express

答案：B

解析：USB属于常用外部I/O接口标准，用于外设与设备控制器或I/O接口之间的互连。PCI、AGP、PCI-Express主要属于系统内部或局部总线标准。

二、简答题

简答题1

考察知识点：8.1 总线概述；8.1.2 总线组成

题目：计算机系统为什么采用总线结构？

答案（Codex生成）：计算机系统采用总线结构，是为了用一组公共信息传输线路连接多个功能部件，减少部件之间两两直接连接所需的大量连线，降低系统复杂度和成本。总线结构还能使部件接口标准化，便于扩展、维护和更换设备；CPU、主存、I/O设备等只要遵守统一的总线协议，就能通过地址线、数据线、控制线完成信息交换。总线结构的主要代价是多部件共享同一传输通路，可能形成带宽瓶颈，因此需要总线仲裁、定时控制和分层总线结构来提高效率。

简答题2

考察知识点：8.3 总线结构

题目：比较单总线、双总线、三总线结构的性能特点。

答案 (Codex生成): 单总线结构把CPU、主存和I/O设备都连接在同一条系统总线上, 结构简单、成本低、扩展方便, 但所有通信共享一条总线, 容易产生总线瓶颈, CPU访问主存和I/O传输不能并行进行。双总线结构通常把主存总线和I/O总线分开, CPU与主存之间可通过速度较高的主存总线通信, I/O设备通过I/O总线连接, 能减轻单总线瓶颈并改善速度匹配, 但系统结构和控制比单总线复杂。三总线结构进一步把主存总线、I/O总线和DMA/外设总线等分开, 使CPU、主存和高速I/O之间的数据传送更灵活, 支持更高并行度和更好性能, 但硬件成本、控制逻辑和总线桥接复杂度也更高。

简答题3

考察知识点: 8.2.2 总线的信息传送; 8.2.4 总线定时

题目: 总线的信息传送方式有哪几种? 各有什么特点?

答案 (Codex生成): 从数据组织方式看, 总线信息传送方式包括并行传送、串行传送、并串行传送和分时传送。并行传送一次可同时传送多位, 速度快, 但线数多、成本高, 高速时容易出现串扰和时钟偏斜; 串行传送一次沿一条或少数几条通路逐位传送, 线数少、成本低、适合远距离和高速差分传输, 但需要串并转换和编码/同步机制; 并串行传送是在组内并行、组间串行, 兼顾线数和速度; 分时传送是多个信号或多个设备按时间片共享同一组总线, 可减少线数, 但需要严格的控制和时序安排。从定时方式看, 又可分为同步、异步、半同步和分离事务通信: 同步方式控制简单、速度快但受最慢设备限制; 异步方式用握手信号协调, 适合速度差异较大的设备但控制复杂; 半同步在同步时钟上加入等待信号; 分离事务方式让主设备等待从设备准备数据期间释放总线, 可提高总线利用率。

简答题4

考察知识点: 8.2.3 总线仲裁; 集中式仲裁

题目: 集中式总线控制方式下, 确定总线使用权优先级的方法有哪几种? 它们各有什么特点?

答案 (Codex生成): 集中式总线控制方式下, 常用的总线优先级确定方法有链式查询方式、计数器定时查询方式和独立请求方式。链式查询方式又称菊花链方式, 多个设备共享总线请求线BR和总线忙线BS, 总线许可BG按设备连接顺序串行传递; 它的优点是控制线少、结构简单、扩充容易, 缺点是优先级固定, 靠近总线控制器的设备优先级高, 低优先级设备可能长期得不到总线, 而且链路故障会影响后续设备。计数器定时查询方式由总线控制器用计数器依次查询设备编号, 被查询到且有请求的设备获得总线; 它的优点是优先级可通过计数初值改变, 较链式查询更灵活, 缺点是查询需要时间, 控制线比链式查询多。独立请求方式为每个设备设置独立的请求线BR_i和许可线BG_i, 由总线控制器并行判断请求并按优先级授权; 它的优点是响应快、优先级控制灵活, 缺点是控制线最多、总线控制器最复杂。

简答题5

考察知识点：8.2.1 总线传输过程；8.2.2 总线的信息传送

题目：什么是突发传输模式？采用突发传输模式有什么优点？

答案 (Codex生成)：突发传输模式是指在一次总线事务中，主设备只给出一个起始地址和控制信息，从设备随后按连续地址顺序连续传输多个数据。它与普通传输模式相比，省去了每传一个数据都重新发送地址和控制信息的开销，因此能提高有效数据传输率，减少总线事务次数，提高总线利用率。突发传输特别适合主存块读写、Cache行填充、DMA块传送等连续地址数据访问。

简答题6

考察知识点：8.1.5 总线性能指标

题目：影响总线性能的因素有哪些？

答案 (Codex生成)：影响总线性能的因素主要包括总线宽度、总线时钟频率、每个时钟周期的数据传送次数、总线传输周期长度、总线仲裁开销、定时方式、是否支持突发传输、是否采用地址/数据线复用、总线负载能力、连接设备数量和线路长度等。总线宽度越大，每次传输的数据量越多；时钟频率越高，单位时间内传输机会越多；DDR、QDR等技术可提高单时钟传输次数；突发传输能减少地址阶段开销；地址/数据线复用能减少线数但可能增加分时开销；总线负载过大、设备响应慢或仲裁开销大都会降低实际有效带宽。

简答题7

考察知识点：8.3 总线结构；高性能互连结构

题目：总线结构和交换结构相比，有哪些优势和劣势？

答案 (Codex生成)：总线结构的优势是硬件结构简单、成本较低、接口统一、扩展和维护方便，多个设备可以通过共享线路通信；劣势是同一时刻通常只能有一个主设备使用总线，带宽被所有设备共享，设备数量增加后容易形成瓶颈，且需要仲裁机制解决总线竞争。交换结构的优势是可以通过交换节点建立多条并行通信路径，多个设备之间可同时传输数据，系统吞吐量和可扩展性更好，适合高速互连；劣势是交换控制、路由和缓冲机制更复杂，硬件成本更高，设计和维护难度也更大。

三、综合题

综合题8.4

考察知识点：8.1.5 总线性能指标；总线带宽计算

题目：假设一个同步总线的时钟频率为100MHz，总线带宽为32位，每个时钟周期传输一个数据，该总线最大数据传输速率为多少？若要将总线带宽提高一倍，有哪几种可行方案？

答案：总线时钟周期 $T = 1/100\text{MHz} = 0.01\mu\text{s}$ 。总线宽度为32位，即4B，每个时钟周期传输一个数据，因此总线最大数据传输速率为：

$$4B/0.01\mu\text{s} = 400\text{MB/s}$$

若要将总线带宽提高一倍，可行方案包括：

1. 将总线数据位宽增加一倍。
2. 将总线时钟频率增加一倍。
3. 在每个时钟周期传输两个数据，即提高单时钟传输次数。

综合题8.5

考察知识点：8.2.2 总线的信息传送；异步串行通信

题目：采用异步通信方式传送ASCII时，若数据位8位、校验位1位、停止位1位，波特率4800bit/s时，字符传送速率是多少？每个数据位时间长度是多少？数据位传输速率是多少？

答案：每个字符帧包含8位数据位、1位校验位、1位停止位，共10位。因此字符传送速率为：

$$4800/10 = 480\text{字符/s}$$

每个数据位的时间长度为：

$$1/(8 \times 480) \approx 0.26\text{ms}$$

有效数据位传输速率为：


$$8 \times 480 = 3840\text{bit/s}$$

综合题8.6

考察知识点：8.2.3 总线仲裁；集中式仲裁；链式查询方式

题目：有4个设备A、B、C、D，响应优先级D>B>A>C，画出串行链式排队电路。

答案：串行链式排队电路如下图。总线许可信号BG按优先级顺序串行传递，设备排列顺序为D、B、A、C，因此优先级为D>B>A>C。




综合题8.7

考察知识点：8.2.3 总线仲裁；集中式仲裁；独立请求方式

题目：有4个设备A、B、C、D，响应优先级A>B>C>D，画出独立请求方式的排队电路。

答案：独立请求方式中，每个设备都有独立的总线请求线BR_i和总线许可线BG_i，总线控制器根据优先级A>B>C>D并行判断请求并发出许可。排队电路如下图。



综合题8.8

考察知识点：8.1.5 总线性能指标；地址/数据复用总线

题目：某16位地址/数据复用同步总线中，总线时钟频率8MHz，每个总线事务只传输一个数据，需要4个时钟周期。该总线的可寻址空间、数据传输速率各是多少？

答案：地址/数据线为16位，作为地址线使用时可表示的地址数为：

$$2^{16} = 64K$$

若按字节编址，则可寻址空间为64KB。总线宽度为16位，即2B；每个总线事务传输一个数据且需要4个时钟周期，因此数据传输速率为：

综合题8.9

考察知识点：8.1.5 总线性能指标；8.2.2 总线的信息传送；突发传输

题目：某32位同步总线中，总线时钟信号频率50MHz，总线事务支持突发传输模式，每个时钟周期可以传送一个地址或数据。存储器读总线事务时序：地址阶段1T、等待阶段3T、8个数据阶段8T；写总线事务时序：地址阶段1T、等待阶段2T、8个数据阶段8T、恢复阶段2T。通过总线读存储器、写存储器的数据传输速率分别是多少？

答案：总线宽度为32位，即4B。

读存储器时，一个读事务需要 $1 + 3 + 8 = 12$ 个时钟周期，传输8个数据，共 $8 \times 4B = 32B$ ，因此读数据传输速率为：

$$32/8/(1 + 3 + 8) \times 50MHz \approx 16.7MB/s$$

写存储器时，一个写事务需要 $1 + 2 + 8 + 2 = 13$ 个时钟周期，传输8个数据，共32B，因此写数据传输速率为：

$$32/8/(1 + 2 + 8 + 2) \times 50MHz \approx 15.4MB/s$$

综合题8.10

考察知识点：8.1.5 总线性能指标；8.2.2 总线的信息传送；突发传输

题目：某64位同步总线支持突发传输模式，每个时钟周期可传送一个地址或数据，总线周期由1个时钟周期地址阶段、若干个数据阶段组成。若存储器每存取一个数据需要两个时钟周期，突发长度小于等于4。计算两种情况下总线和存储器提供的数据传输速率：

- (1) 每个总线事务传输32位数据；
- (2) 每个总线事务包含4个数据期。

答案：设总线时钟频率为 f ，时钟周期为 T 。

(1) 每个总线事务传输32位数据时，总线传输周期包括1个地址阶段和1个数据阶段，共2T。因此总线提供的数据传输速率为：

$$32bit/2T = 16f \text{ bit/s}$$

由于存储器每存取一个数据需要2个时钟周期，若考虑存储器提供数据，则一次事务需要1T地址阶段和2T存储器数据阶段，共3T，因此存储器提供的数据传输速率为：

$$32bit/3T \approx 10.67f \text{ bit/s}$$

(2) 每个总线事务包含4个数据期时，总线传输周期包括1个地址阶段和4个数据阶段，共5T。总线一次事务可传输 $64\text{bit} \times 4 = 256\text{bit}$ ，因此总线提供的数据传输速率为：

$$256\text{bit}/5T = 51.2f \text{ bit/s}$$

存储器每个数据需要2T，4个数据需要8T，再加1T地址阶段，共9T，因此存储器提供的数据传输速率为：

$$256\text{bit}/9T \approx 28.4f \text{ bit/s}$$

综合题8.11

考察知识点：8.1.5 总线性能指标；块访问与突发传输

题目：假定一个总线系统：

- (1) 存储器和总线系统支持4~16个32位字的数据块访问；
- (2) 总线时钟200MHz，64位同步总线，每64位数据传输1T，发地址1T；
- (3) 每个总线操作间需2个总线周期（一次存取前总线总是空闲）；
- (4) 数据块最初4个字访问时间200ns，随后的4个字可在20ns内被读出，且总线传数据可与读后续4个字重叠。读操作中分别用4字和16字数据块传输256字，计算两种情况下总线带宽和每秒总线事务次数。（说明：一个总线传输操作包含一个地址和紧随其后的数据）

答案：总线时钟频率为200MHz，因此时钟周期为：

$$T = 1/200\text{MHz} = 5\text{ns}$$

(1) 采用4字数据块时，传输256字需要 $256/4 = 64$ 次总线事务。每次事务包括：发送地址1T；存储器访问最初4个字需200ns，即40T；64位总线一次传输2个32位字，传输4个字需要2T；两次总线操作之间需空闲2T。因此一次事务时间为：

$$1T + 40T + 2T + 2T = 45T = 225\text{ns}$$

总线带宽为：

$$256 \times 4B / (64 \times 225\text{ns}) \approx 71.11\text{MB/s}$$

每秒总线事务次数为：

$$1/225\text{ns} \approx 4.44 \times 10^6 \text{次/s}$$

(2) 采用16字数据块时，传输256字需要 $256/16 = 16$ 次总线事务。每次事务包括：发送地址1T；最初4个字访问需200ns，即40T；之后每4个字可在20ns内读出，且总线传输数据可与读后续4个字重叠。64位总线传4个32位字需要2T，每个4字小块之后有2T总线空闲时间，因此一次16字事务时间为：

$$1T + 40T + 4 \times (2T + 2T) = 57T = 285\text{ns}$$

总线带宽为：

$$256 \times 4B / (16 \times 285ns) \approx 224.56MB/s$$

每秒总线事务次数为：

$$1/285ns \approx 3.51 \times 10^6 \text{次/s}$$