

第8章_总线系统_复习纲要

第8章 总线系统

关联：本章是计算机组成原理的重要组成部分。总线是连接CPU、主存、I/O设备的枢纽，与第4章（存储系统）中主存与CPU的连接、第6章（中央处理器）中数据通路的设计、第9章（输入输出系统）中I/O接口密切相关。总线带宽计算也与第4章Cache性能分析中的带宽概念相呼应。

8.1 总线概述

8.1.1 总线分类

总线的定义：连接CPU、主存、I/O设备等计算机功能部件的公共信息传输线，在各部件之间传送地址、数据和控制信息。

- 同一时刻只允许一个功能部件向总线发送信息，但可以有多个设备同时接收

图片信息：PPT第4页，图8.1 总线连接与分散连接对比

- 1、按数据传送方向：单向传输总线 / 双向传输总线
- 2、按时序控制方式：同步总线 / 异步总线
- 3、按信号线功能：数据总线 / 地址总线 / 控制总线
- 4、按信号传输模式：并行传输总线 / 串行传输总线
- 5、按在计算机系统的位置：

类型	说明	示例
片内总线	芯片内部各部件之间的连接线	AMBA、Wishbone
系统总线	CPU直接连接主存、I/O模块，与CPU引脚直接相连	FSB、QPI、HT
I/O总线	连接中低速I/O设备，通过桥接器与高速总线连接	PCI、SATA、PATA
外部总线	计算机与外部设备之间的数据通信	USB、RS-232、IEEE 1394

系统总线的发展：

系统总线频率 = 外频 × 2 (DDR) 或 × 4 (QDR)

- 单总线 → 双总线 (VESA局部总线) → 三总线 → 高速前端总线FSB (南北桥) → QPI/HT/DMI

8.1.2 总线组成

对应OCR题目与答案

选择题1

考察知识点: 8.1.2 总线组成

题目: [2011] 在系统总线的数据线上, 不可能传输的是__。

- A. 指令
- B. 操作数
- C. 握手 (应答) 信号
- D. 中断类型号

答案: C

解析: 握手 (应答) 信号属于控制信息, 应通过控制总线传输; 指令、操作数和中断类型号都可以作为数据在数据线上传输。

简答题1

考察知识点: 8.1 总线概述; 8.1.2 总线组成

题目: 计算机系统为什么采用总线结构?

答案 (Codex生成): 计算机系统采用总线结构, 是为了用一组公共信息传输线路连接多个功能部件, 减少部件之间两两直接连接所需的大量连线, 降低系统复杂度和成本。总线结构还能使部件接口标准化, 便于扩展、维护和更换设备; CPU、主存、I/O设备等只要遵守统一的总线协议, 就能通过地址线、数据线、控制线完成信息交换。总线结构的主要代价是多部件共享同一传输通路, 可能形成带宽瓶颈, 因此需要总线仲裁、定时控制和分层总线结构来提高效率。

总线系统组成: 传输线缆 + 总线控制器 (BIU)

总线接口功能: 设备寻址、设备控制、数据输入输出、速度缓冲、串并转换

图片信息: PPT第9页, 图8.2 总线互连方式

1、总线的功能:

总线类型	方向	功能
数据总线	双向	传输数据信息（指令、状态等）
地址总线	单向	主存单元或I/O端口地址
控制总线	单向	控制命令和时序信号

2、总线复用技术：

- 一组传输线分时传送不同类型信息（如地址/数据复用AD0~AD7）
- 优点：减少引脚数目和布线空间
- 缺点：控制复杂，分时传送引起性能下降

3、总线设备分类：

类型	定义	示例
主设备	拥有总线控制权，主动进行传输控制	CPU、DMA控制器
从设备	被主设备寻址访问	内存、I/O设备

图片信息：PPT第11页，表8.1 主从设备举例

8.1.3 总线标准

总线标准包括四个方面的规范：

规范	内容
机械规范	物理连接方式、插头插座形状尺寸、引脚排列
电气规范	信号传递方向及有效电平
功能规范	每根线的功能约定
时序规范	各信号有效的时序关系

8.1.4 总线与三态门

三态门：低电平0、高电平1、高阻态Z

- $Enable = 1: Q = A$
- $Enable = 0: Q = Z$ （高阻态，与总线断开）

应用：

- 总线输出控制：同一时刻只有一个部件向总线输出
- 有向总线：单向总线（单工）、双向总线（半双工）

图片信息：PPT第13页，图8.3 三态门及其等效电路，图8.4 输出缓冲，图8.5 单/双向总线

8.1.5 总线性能指标

对应OCR题目与答案

选择题3

考察知识点：8.1.5 总线性能指标

题目：[2009] 假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用两个时钟周期，总线时钟频率10MHz，则总线带宽是__。

- A. 10MB/s
- B. 20MB/s
- C. 40MB/s
- D. 80MB/s

答案：B

解析：每个总线周期传输4B，但一个总线周期占2个时钟周期，因此平均每个时钟周期传输2B。总线带宽为 $4B \times 10MHz \times 1/2 = 20MB/s$ 。

选择题4

考察知识点：8.1.5 总线性能指标；8.2.2 总线的信息传送

题目：[2012] 某同步总线的时钟频率100MHz，宽度32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需时间至少是__。

- A. 20ns
- B. 40ns
- C. 50ns
- D. 80ns

答案：C

解析：总线时钟频率为100MHz，时钟周期为10ns。地址/数据线复用，传输地址需要1个时钟周期；总线宽度32位，传输128位数据需要 $128/32 = 4$ 个数据周期。至少需要 $1 + 4 = 5$ 个时钟周期，即 $5 \times 10ns = 50ns$ 。

选择题5

考察知识点：8.1.5 总线性能指标

题目：[2014] 某同步总线采用数据线和地址线复用方式，其中地址/数据线有32条，总线时钟频率66MHz，每个时钟周期传送两次数据（上跳沿和下跳沿各传送一次数据），该总线最大数据传输速率（总线带宽）是__。

- A. 132MB/s
- B. 264MB/s
- C. 528MB/s
- D. 1056MB/s

答案：C

解析：32条地址/数据线一次传输32bit，即4B。每个时钟周期传送两次数据，因此总线带宽为 $4B \times 66\text{MHz} \times 2 = 528\text{MB/s}$ 。

选择题9

考察知识点：8.1.5 总线性能指标；8.2.2 总线的信息传送

题目：[2018] 下列选项中，可提高同步总线数据传输速率的是__。

- I. 增加总线宽度
- II. 提高总线工作频率
- III. 支持突发传输
- IV. 采用地址/数据线复用方式

- A. 仅I、II
- B. 仅I、II、III
- C. 仅III、IV
- D. I、II、III和IV

答案：B

解析：增加总线宽度可提高每次传输的数据量；提高总线工作频率可增加单位时间传输次数；支持突发传输可减少重复传地址和控制开销，提升有效数据传输率。地址/数据线复用虽然能减少引脚和总线线数，但地址阶段和数据阶段分时占用同一组线，通常不会提高数据传输速率。

简答题6

考察知识点：8.1.5 总线性能指标

题目：影响总线性能的因素有哪些？

答案 (Codex生成)：影响总线性能的因素主要包括总线宽度、总线时钟频率、每个时钟周期的数据传送次数、总线传输周期长度、总线仲裁开销、定时方式、是否支持突发传输、是否采用地址/数据线复用、总线负载能力、连接设备数量和线路长度等。总线宽度越大，每次传输的数据量越多；时钟频率越高，单位时间内传输机会越多；DDR、QDR等技术可提高单时钟传输次数；突发传输能减少地址阶段开销；地址/数据线复用能减少线数但可能增加分时开销；总线负载过大、设备响应慢或仲裁开销大都会降低实际有效带宽。

综合题8.4

考察知识点：8.1.5 总线性能指标；总线带宽计算

题目：假设一个同步总线的时钟频率为100MHz，总线带宽为32位，每个时钟周期传输一个数据，该总线最大数据传输速率为多少？若要将总线带宽提高一倍，有哪几种可行方案？

答案：总线时钟周期 $T = 1/100\text{MHz} = 0.01\mu\text{s}$ 。总线宽度为32位，即4B，每个时钟周期传输一个数据，因此总线最大数据传输速率为：

$$4B/0.01\mu\text{s} = 400\text{MB/s}$$

若要将总线带宽提高一倍，可行方案包括：

1. 将总线数据位宽增加一倍。
2. 将总线时钟频率增加一倍。
3. 在每个时钟周期传输两个数据，即提高单时钟传输次数。

综合题8.8

考察知识点：8.1.5 总线性能指标；地址/数据复用总线

题目：某16位地址/数据复用同步总线中，总线时钟频率8MHz，每个总线事务只传输一个数据，需要4个时钟周期。该总线的可寻址空间、数据传输速率各是多少？

答案：地址/数据线为16位，作为地址线使用时可表示的地址数为：

$$2^{16} = 64K$$

若按字节编址，则可寻址空间为64KB。总线宽度为16位，即2B；每个总线事务传输一个数据且需要4个时钟周期，因此数据传输速率为：

$$16/8/4 \times 8\text{MHz} = 4\text{MB/s}$$

综合题8.11

考察知识点：8.1.5 总线性能指标；块访问与突发传输

题目：假定一个总线系统：

- (1) 存储器和总线系统支持4~16个32位字的数据块访问；
- (2) 总线时钟200MHz，64位同步总线，每64位数据传输1T，发地址1T；
- (3) 每个总线操作间需2个总线周期（一次存取前总线总是空闲）；
- (4) 数据块最初4个字访问时间200ns，随后的4个字可在20ns内被读出，且总线传数据可与读后续4个字重叠。读操作中分别用4字和16字数据块传输256字，计算两种情况下总线带宽和每秒总线事务次数。（说明：一个总线传输操作包含一个地址和紧随其后的数据）

答案：总线时钟频率为200MHz，因此时钟周期为：

$$T = 1/200MHz = 5ns$$

(1) 采用4字数据块时，传输256字需要 $256/4 = 64$ 次总线事务。每次事务包括：发送地址1T；存储器访问最初4个字需200ns，即40T；64位总线一次传输2个32位字，传输4个字需要2T；两次总线操作之间需空闲2T。因此一次事务时间为：

$$1T + 40T + 2T + 2T = 45T = 225ns$$

总线带宽为：

$$256 \times 4B / (64 \times 225ns) \approx 71.11MB/s$$

每秒总线事务次数为：

$$1/225ns \approx 4.44 \times 10^6 \text{次/s}$$

(2) 采用16字数据块时，传输256字需要 $256/16 = 16$ 次总线事务。每次事务包括：发送地址1T；最初4个字访问需200ns，即40T；之后每4个字可在20ns内读出，且总线传输数据可与读后续4个字重叠。64位总线传4个32位字需要2T，每个4字小块之后有2T总线空闲时间，因此一次16字事务时间为：

$$1T + 40T + 4 \times (2T + 2T) = 57T = 285ns$$

总线带宽为：

$$256 \times 4B / (16 \times 285ns) \approx 224.56MB/s$$

每秒总线事务次数为：

$$1/285ns \approx 3.51 \times 10^6 \text{次/s}$$

指标	定义
总线宽度	数据总线的根数（8/16/32/64位）
总线时钟频率	时钟频率越快，传输速率越高

指标	定义
总线传输周期	一次总线操作完成所需时间（申请+寻址+传输+结束）
单时钟传输次数	一个时钟周期内传输数据的次数（DDR=2，QDR=4）
总线带宽	总线上最大数据传输速率
总线负载能力	总线上能同时连接的设备数

同步总线带宽公式：

$$\text{总线带宽} = \text{总线宽度} \times \text{总线时钟频率} \times \text{单时钟传输次数}$$

图片信息：PPT第15页，表8.2 常见总线带宽

【例8.1】某32位同步总线时钟频率400MHz，每个周期传输1个字。优化为64位宽+QDR技术（每周期4次），求总线带宽及提高倍数。

解：

$$\text{优化前} = 4\text{B} \times 400\text{MHz} \times 1 = 1.6\text{GB/s}$$

$$\text{优化后} = 8\text{B} \times 400\text{MHz} \times 4 = 12.8\text{GB/s}$$

$$\text{提高倍数} = 12.8/1.6 = 8\text{倍}$$

8.2 总线传输机制

8.2.1 总线传输过程

一次完整总线传输的4个阶段：

阶段	内容
请求阶段	主设备发出总线请求，控制器分配使用权（含传输请求+总线仲裁）
寻址阶段	主设备发出从设备地址和控制命令
传输阶段	主从设备之间进行数据传输
结束阶段	主设备撤销请求，释放总线控制权

总线事务：一对主从设备之间的一次信息交换。

事务类型	说明
普通模式	1个寻址阶段 + 1个数据阶段，效率低
突发（猝发）模式	1个寻址阶段 + 多个数据阶段，效率高

图片信息：PPT第17页，图8.6 普通模式和突发模式对比

8.2.2 总线的信息传送

对应OCR题目与答案

选择题2

考察知识点：8.2.1 总线传输过程；8.2.2 总线的信息传送

题目：[2014] 一次总线事务中，主设备只需给出一个首地址，从设备就能从首地址开始的若干连续单元读出或写入多个数据。这种总线事务方式称为__。

- A. 并行传输
- B. 串行传输
- C. 突发传输
- D. 同步传输

答案：C

解析：突发传输也称猝发传输，主设备只给出一个首地址，随后从连续地址单元中传输多个数据。并行传输、串行传输描述的是数据线上位的组织方式，同步传输描述的是定时方式。

选择题8

考察知识点：8.2.2 总线的信息传送；8.2.4 总线定时

题目：[2016] 下列关于总线设计的叙述中，错误的是__。

- A. 并行总线传输比串行总线传输速度快
- B. 采用信号线复用技术可以减少信号线数量
- C. 采用突发传输方式可提高总线数据传输速率
- D. 采用分离事务通信方式可提高总线利用率

答案：A

解析：并行总线在低频、短距离条件下通常传输效率较高，但高速情况下会受到线间串扰、时钟偏斜等限制；现代高速总线常采用高速串行传输。因此不能绝对认为并行总线一定比串行总线快。信号线复用可减少引脚和线数，突发传输可减少重复寻址开销，分离事务通信可减少主设备等待期间对总线的占用。

简答题3

考察知识点：8.2.2 总线的信息传送；8.2.4 总线定时

题目：总线的信息传送方式有哪几种？各有什么特点？

答案 (Codex生成)：从数据组织方式看，总线信息传送方式包括并行传送、串行传送、并串行传送和分时传送。并行传送一次可同时传送多位，速度快，但线数多、成本高，高速时容易出现串扰和时钟偏斜；串行传送一次沿一条或少数几条通路逐位传送，线数少、成本低、适合远距离和高速差分传输，但需要串并转换和编码/同步机制；并串行传送是在组内并行、组间串行，兼顾线数和速度；分时传送是多个信号或多个设备按时间片共享同一组总线，可减少线数，但需要严格的控制和时序安排。从定时方式看，又可分为同步、异步、半同步和分离事务通信：同步方式控制简单、速度快但受最慢设备限制；异步方式用握手信号协调，适合速度差异较大的设备但控制复杂；半同步在同步时钟上加入等待信号；分离事务方式让主设备等待从设备准备数据期间释放总线，可提高总线利用率。

简答题5

考察知识点：8.2.1 总线传输过程；8.2.2 总线的信息传送

题目：什么是突发传输模式？采用突发传输模式有什么优点？

答案 (Codex生成)：突发传输模式是指在一次总线事务中，主设备只给出一个起始地址和控制信息，从设备随后按连续地址顺序连续传输多个数据。它与普通传输模式相比，省去了每传一个数据都重新发送地址和控制信息的开销，因此能提高有效数据传输率，减少总线事务次数，提高总线利用率。突发传输特别适合主存块读写、Cache行填充、DMA块传送等连续地址数据访问。

综合题8.5

考察知识点：8.2.2 总线的信息传送；异步串行通信

题目：采用异步通信方式传送ASCII时，若数据位8位、校验位1位、停止位1位，波特率4800bit/s时，字符传送速率是多少？每个数据位时间长度是多少？数据位传输速率是多少？

答案：每个字符帧包含8位数据位、1位校验位、1位停止位，共10位。因此字符传送速率为：

$$4800/10 = 480 \text{ 字符/s}$$

每个数据位的时间长度为：

$$1/(8 \times 480) \approx 0.26 \text{ ms}$$

有效数据位传输速率为：

$$8 \times 480 = 3840 \text{ bit/s}$$

综合题8.9

考察知识点：8.1.5 总线性能指标；8.2.2 总线的信息传送；突发传输

题目：某32位同步总线中，总线时钟信号频率50MHz，总线事务支持突发传输模式，每个时钟周期可以传送一个地址或数据。存储器读总线事务时序：地址阶段1T、等待阶段3T、8个数据阶段8T；写总线事务时序：地址阶段1T、等待阶段2T、8个数据阶段8T、恢复阶段2T。通过总线读存储器、写存储器的数据传输速率分别是多少？

答案：总线宽度为32位，即4B。

读存储器时，一个读事务需要 $1 + 3 + 8 = 12$ 个时钟周期，传输8个数据，共 $8 \times 4B = 32B$ ，因此读数据传输速率为：

$$32/8/(1 + 3 + 8) \times 50MHz \approx 16.7MB/s$$

写存储器时，一个写事务需要 $1 + 2 + 8 + 2 = 13$ 个时钟周期，传输8个数据，共32B，因此写数据传输速率为：

$$32/8/(1 + 2 + 8 + 2) \times 50MHz \approx 15.4MB/s$$

综合题8.10

考察知识点：8.1.5 总线性能指标；8.2.2 总线的信息传送；突发传输

题目：某64位同步总线支持突发传输模式，每个时钟周期可传送一个地址或数据，总线周期由1个时钟周期地址阶段、若干个数据阶段组成。若存储器每存取一个数据需要两个时钟周期，突发长度小于等于4。计算两种情况下总线和存储器提供的数据传输速率：

- (1) 每个总线事务传输32位数据；
- (2) 每个总线事务包含4个数据期。

答案：设总线时钟频率为 f ，时钟周期为 T 。

(1) 每个总线事务传输32位数据时，总线传输周期包括1个地址阶段和1个数据阶段，共 $2T$ 。因此总线提供的数据传输速率为：

$$32bit/2T = 16f \text{ bit/s}$$

由于存储器每存取一个数据需要2个时钟周期，若考虑存储器提供数据，则一次事务需要1T地址阶段和2T存储器数据阶段，共 $3T$ ，因此存储器提供的数据传输速率为：

$$32bit/3T \approx 10.67f \text{ bit/s}$$

(2) 每个总线事务包含4个数据期时，总线传输周期包括1个地址阶段和4个数据阶段，共 $5T$ 。总线一次事务可传输 $64bit \times 4 = 256bit$ ，因此总线提供的数据传输速率为：

$$256bit/5T = 51.2f \text{ bit/s}$$

存储器每个数据需要2T，4个数据需要8T，再加1T地址阶段，共9T，因此存储器提供的数据传输速率为：

$$256\text{bit}/9T \approx 28.4f \text{ bit/s}$$

1、信息的传送方式：

方式	特点	适用
并行传送	速度快，线数多，有高频障碍	系统总线
串行传送	成本低，距离远，速率较低	高速串行总线
并串行传送	组内并行，组间串行	8088 CPU（16位→8位）
分时传送	总线复用或共享总线分时使用	—

串行传送方向分类：

方式	传输方向
单工	只能A→B
半双工	A→B或B→A，但不能同时进行
全双工	A→B和B→A同时进行

图片信息： PPT第18-19页，图8.7 并行/串行传送，图8.8 三种数据传输方式

同步串行通信： 统一时钟，多个字节组成信息帧，帧头为同步字符，帧尾为结束字符，中间为数据和CRC校验。

图片信息： PPT第20页，图8.9 同步串行传输帧格式

异步串行通信： 各自独立时钟，按字符传输，每帧包括：1起始位（低电平）+ 5~7位数据 + 奇偶校验位 + 1~2停止位（高电平）。

图片信息： PPT第21页，图8.10 异步串行传输帧格式

波特率 vs 数传率：

- **波特率：** 每秒传送的二进制位数（bit/s）
- **数传率（比特率）：** 每秒传送的有效数据位（数传率 < 波特率）

直流平衡问题： 多个连续"1"或"0"可能造成接收错误。

编码方式：

编码	效率	应用
8bit/10bit	80%	USB 3.0、PCIe、SATA
64bit/66bit	97%	—
128bit/130bit	98.5%	—

串行总线带宽公式：

串行总线带宽 = 总线时钟频率 × 编码效率 × 并发通路数

图片信息：PPT第23页，表8.3 常见串行总线带宽

2、数据传送模式：

模式	说明
读/写操作	从设备→主设备 / 主设备→从设备
块传送操作	给出起始地址，逐个读写（突发传送）
写后读/读修改写	一次地址完成先写后读或先读后写
广播/广集操作	一对多写 / 多个从设备数据逻辑与/或

8.2.3 总线仲裁

对应OCR题目与答案

简答题4

考察知识点：8.2.3 总线仲裁；集中式仲裁

题目：集中式总线控制方式下，确定总线使用权优先级的方法有哪几种？它们各有什么特点？


答案（Codex生成）：集中式总线控制方式下，常用的总线优先级确定方法有链式查询方式、计数器定时查询方式和独立请求方式。链式查询方式又称菊花链方式，多个设备共享总线请求线BR和总线忙线BS，总线许可BG按设备连接顺序串行传递；它的优点是控制线少、结构简单、扩充容易，缺点是优先级固定，靠近总线控制器的设备优先级高，低优先级设备可能长期得不到总线，而且链路故障会影响后续设备。计数器定时查询方式由总线控制器用计数器依次查询设备编号，被查询到且有请求的设备获得总线；它的优点是优先级可通过计数初值改变，较链式查询更灵活，缺点是查询需要时间，控制线比链式查询多。独立请求方式为每个设备设置独立的请求线BRi和许可线BGi，由总线控制器并行判断请求并按优先级授权；它的优点是响应快、优先级控制灵活，缺点是控制线最多、总线控制器最复杂。

综合题8.6

考察知识点：8.2.3 总线仲裁；集中式仲裁；链式查询方式

题目：有4个设备A、B、C、D，响应优先级 $D > B > A > C$ ，画出串行链式排队电路。

答案：串行链式排队电路如下图。总线许可信号BG按优先级顺序串行传递，设备排列顺序为D、B、A、C，因此优先级为 $D > B > A > C$ 。




综合题8.7

考察知识点：8.2.3 总线仲裁；集中式仲裁；独立请求方式

题目：有4个设备A、B、C、D，响应优先级 $A > B > C > D$ ，画出独立请求方式的排队电路。

答案：独立请求方式中，每个设备都有独立的总线请求线BR_i和总线许可线BG_i，总线控制器根据优先级 $A > B > C > D$ 并行判断请求并发出许可。排队电路如下图。



总线仲裁：多个主设备竞争总线使用权时的分配机制。

1、集中式仲裁

(1) 链式查询方式（菊花链）：

- 3根控制线：BR（总线请求）、BG（总线许可）、BS（总线忙）
- 优点：结构简单，控制线少，扩充容易

- 缺点：优先级固定，高优先级设备可能导致低优先级设备饥饿

图片信息：PPT第28页，图8.11 链式查询方式

(2) 计数器定时查询方式：

- 用计数器地址线代替BG线
- 计数器初值可程序设定，可动态改变优先级
- 控制线数量： $2 + \lfloor \log_2 n \rfloor$

图片信息：PPT第29页，图8.12 计数器定时查询方式

(3) 独立请求方式：

- 每个主设备有专属的BRi和BGi
- 优点：优先级最灵活，并行仲裁，响应快
- 缺点：控制线最多 ($2n + 1$ 根)，控制器最复杂

图片信息：PPT第30页，图8.13 独立请求方式

2、分布式仲裁

类型	原理	控制线
自举分散式	监测更高优先级设备的请求信号	$n + 1$ (SCSI总线)
并行竞争	编码方式表示仲裁号，高位到低位比较	$1 + \lfloor \log_2 n \rfloor$ (Futurebus+)
冲突检测	冲突时延迟后重新申请	— (以太网)

图片信息：PPT第31-32页，图8.14 自举分散式仲裁

8.2.4 总线定时

对应OCR题目与答案

选择题7

考察知识点：8.2.4 总线定时

题目：[2015] 下列有关总线定时的叙述中，错误的是__。

- A. 异步通信方式中，全互锁方式最慢
- B. 异步通信方式中，非互锁方式的可靠性最差
- C. 同步通信方式中，同步时钟信号可由多设备提供
- D. 半同步通信方式中，握手信号的采样由同步时钟控制

答案：C

解析：同步通信方式中各设备应采用统一的总线时钟信号，不能由多个设备分别提供时钟，否则难以保持统一时序。异步通信中全互锁握手最严格、速度最慢，非互锁可靠性最差；半同步方式是在同步时钟基础上加入等待/握手信号，握手信号也由同步时钟采样。

1、同步定时

通信双方在统一总线时钟控制下传输。

- 优点：协调简单，传输速率高
- 缺点：时钟频率取决于最慢设备，总线不能太长

图片信息：PPT第33-34页，图8.15 同步读时序，图8.16 同步写时序

【例8.4】某总线时钟频率1GHz，每次传输需1个时钟周期，数据总线64位，存储周期2个时钟周期，求同步方式下读一个存储字的数据传输率。

解：

$$\text{总线时钟周期} = 1/1\text{GHz} = 1\text{ns}$$

$$\text{总时间} = 1\text{ns} (\text{寻址}) + 2\text{ns} (\text{存储器读}) + 1\text{ns} (\text{取走数据}) = 4\text{ns}$$

$$\text{数据传输率} = 64\text{位}/4\text{ns} = 8\text{B}/4\text{ns} = 2\text{GB/s}$$

2、异步定时

通过握手协议进行异步通信，无时钟信号。

- 优点：高速/慢速设备可通信，传输距离长
- 缺点：控制复杂

图片信息：PPT第36页，图8.17/8.18 异步读/写时序

三种握手方式：

方式	握手次数	特点
非互锁	1次	无同步机制，可能数据丢失
半互锁	2次	REQ撤销依赖ACK，可能死锁
全互锁	3次	双向严格同步，最可靠

图片信息：PPT第37-40页，图8.19 三种握手方式，图8.20 全互锁读时序

3、半同步定时

同步定时 + 等待信号Wait，存储器未准备好时插入等待周期Tw。

图片信息：PPT第41页，图8.21 半同步读时序

4、分离事务通信方式

主设备发出请求后释放总线，从设备准备好数据后重新申请总线并发送数据。大大提高总线利用率，控制更复杂。PCIe、SCSI支持。

8.3 总线结构

对应OCR题目与答案

选择题6

考察知识点：8.3 总线结构；单总线数据通路 with 单周期处理器的区别

题目：[2014] 单周期处理器中所有指令的指令周期为一个时钟周期。下列关于单周期处理器的叙述中，错误的是__。

- A. 可以采用单总线结构数据通路
- B. 处理器时钟频率较低
- C. 在指令执行过程中控制信号不变
- D. 每条指令的CPI为1

答案：A

解析：单周期处理器要求每条指令在一个时钟周期内完成，而单总线结构数据通路同一时刻只能传送一路信息，完成一条指令通常需把多个操作顺序安排在多个节拍中，因此不适合作为单周期处理器的数据通路。单周期处理器的时钟周期必须按最慢指令设置，所以时钟频率较低；一条指令执行过程中控制信号保持不变；所有指令CPI均为1。

简答题2

考察知识点：8.3 总线结构

题目：比较单总线、双总线、三总线结构的性能特点。

答案 (Codex生成)：单总线结构把CPU、主存和I/O设备都连接在同一条系统总线上，结构简单、成本低、扩展方便，但所有通信共享一条总线，容易产生总线瓶颈，CPU访问主存和I/O传输不能并行进行。双总线结构通常把主存总线和I/O总线分开，CPU与主存之间可通过速度较高的主存总线通信，I/O设备通过I/O总线连接，能减轻单总线瓶颈并改善速度匹配，但系统结构和控制比单总线复杂。三总线结构进一步把主存总线、I/O总线和DMA/外设总线等分开，使CPU、主存和高速I/O之间的数据传送更灵活，支持更高并行度和更好性能，但硬件成本、控制逻辑和总线桥接复杂度也更高。

简答题7

考察知识点：8.3 总线结构；高性能互连结构

题目：总线结构和交换结构相比，有哪些优势和劣势？

答案 (Codex生成)：总线结构的优势是硬件结构简单、成本较低、接口统一、扩展和维护方便，多个设备可以通过共享线路通信；劣势是同一时刻通常只能有一个主设备使用总线，带宽被所有设备共享，设备数量增加后容易形成瓶颈，且需要仲裁机制解决总线竞争。交换结构的优势是可以通过交换节点建立多条并行通信路径，多个设备之间可同时传输数据，系统吞吐量和可扩展性更好，适合高速互连；劣势是交换控制、路由和缓冲机制更复杂，硬件成本更高，设计和维护难度也更大。

8.3.1 单总线结构

只有一条系统总线，所有设备通过I/O接口与总线相连。

- 优点：结构简单，使用灵活，扩充容易
- 缺点：高速设备特性得不到发挥，总线负载重

图片信息：PPT第43页，图8.22 单总线结构

8.3.2 双总线结构

类型	结构
以主存为中心	系统总线 + 存储总线，CPU通过存储总线访问主存
采用桥接器	系统总线（局部总线）+ I/O总线，桥接器连接

图片信息：PPT第44页，图8.23/8.24 两种双总线结构

8.3.3 三总线结构

HOST总线（CPU总线）+ PCI总线 + ISA总线（遗留总线）

- PCI桥连接HOST和PCI；PCI/ISA桥连接PCI和ISA

图片信息：PPT第45页，图8.25 三总线结构及南北桥结构

8.3.4 高性能总线结构

1、采用前端总线FSB的南北桥结构

- 北桥（MCH）：连接CPU、AGP显卡、内存、南桥
- 南桥（ICH）：集成IHA Hub接口、中断控制器、IDE/SATA/USB/PCI等
- FSB带宽： $100\text{MHz} \times 4 \times 8\text{B} = 3.2\text{GB/s}$ （QDR技术）

- 内存带宽： $100\text{MHz} \times 2 \times 8\text{B} \times 2\text{通道} = 3.2\text{GB/s}$

图片信息：PPT第46-47页，图8.26 FSB结构，图8.27/8.28 前端总线和南桥

2、采用QPI总线的南北桥结构

- QPI总线代替FSB连接CPU和北桥
- DMI总线代替IHA连接北桥和南桥
- DDR3内存直接与CPU连接（3通道）

QPI总线带宽：

$$\text{QPI带宽} = 6.4\text{GT/s} \times 2\text{B} \times 2 \text{（双向）} = 25.6\text{GB/s}$$

图片信息：PPT第48-49页，图8.29/8.30 QPI总线结构

3、无北桥芯片的CPU+PCH结构

- PCI Express集成到CPU中
- CPU通过DMI总线与南桥芯片PCH（Platform Controller Hub）相连
- 无北桥芯片

图片信息：PPT第50页，图8.31 CPU+PCH结构

8.4 常用总线

8.4.1 常用片内总线

总线	全称	特点
AMBA	Advanced Microcontroller Bus Architecture	ARM公司开放标准，最新AXI面向高性能
Wishbone	—	Silicore公司开源并行总线标准

8.4.2 常用系统总线

总线	全称	数据位宽	时钟频率	带宽
ISA	Industry Standard Architecture	16位	8.3MHz	16MB/s
MCA	Micro Channel Architecture	16/32位	10MHz	40MB/s
EISA	Extended ISA	32位	8.3MHz	33MB/s

总线	全称	数据位宽	时钟频率	带宽
VESA	Video Electronics Standards Assoc.	32位	33MHz	133MB/s
PCI	Peripheral Component Interconnect	32位	33/66MHz	133/266MB/s
FSB	Front Side Bus	64位	—	3.2GB/s (QDR)
IHA	Intel Hub Architecture	—	—	266MB/s~1GB/s
HT	Hyper Transport	—	—	25.6GB/s (3.1)
QPI	Quick Path Interconnect	—	—	25.6GB/s
DMI	Direct Media Interface	—	—	2~8GB/s (双…

图片信息：PPT第52-56页，各种系统总线插槽实物图

8.4.3 常用I/O总线

对应OCR题目与答案

选择题10

考察知识点：8.4.3 常用I/O总线

题目：[2013] 下列选项中，用于设备和设备控制器（I/O接口）之间互连的接口标准是__。

- A. PCI
- B. USB
- C. AGP
- D. PCI-Express

答案：B

解析：USB属于常用外部I/O接口标准，用于外设与设备控制器或I/O接口之间的互连。PCI、AGP、PCI-Express主要属于系统内部或局部总线标准。

总线	全称	特点
AGP	Accelerated Graphics Port	显卡专用，最高2.1GB/s
PCIe	PCI Express	串行、点到点，x1/x4/x16，最高80GB/s
LPC	Low Pin Count	代替ISA，连接老旧设备
SPI	Serial Peripheral Interface	Motorola，3~4线全双工，50Mbit/s
I2C	Inter-Integrated Circuit	Philips，2线半双工，3.4Mbit/s
SMBus	System Management Bus	Intel，基于I2C，2线

总线	全称	特点
ATA/IDE	Advanced Technology Attachment	硬盘接口，最高133MB/s
SATA	Serial ATA	7线，3.0达600MB/s
SCSI	Small Computer System Interface	并行，最高640MB/s
SAS	Serial Attached SCSI	与SATA兼容
Fiber Channel	光纤通道	第7代25.6GB/s

图片信息：PPT第57-63页，各种I/O总线插槽和接口实物图

8.4.4 常用外部总线

总线	全称	特点
RS-232-C	Recommended Standard 232	串口，9/25引脚，最大19.2kbit/s，20m
RS-485	—	半双工，2线，远距离上千米
IEEE-488	—	并口，8位，最大1MB/s
USB	Universal Serial Bus	星型树状，最多127设备，3.0达500MB/s
IEEE 1394	Fire Wire	高速异步串行，400MB/s
Thunderbolt	雷电接口	最新版40Gbit/s
InfiniBand	—	服务器间通信，最高4800Gb/s
VGA	Video Graphics Array	模拟视频传输
DVI	Digital Visual Interface	数字视频接口
HDMI	High Definition Multimedia Interface	音视频同传，2.1版48Gbps
RJ45	Registered Jack 45	8触点网络接口
PS/2	Personal System 2	键盘鼠标接口

图片信息：PPT第64-68页，各种外部接口实物图