

第9章_输入输出系统_复习重点

第9章 输入输出系统 复习重点

来源：根据《期末复习要点2026.pdf》中第9章相关重点整理：中断屏蔽技术的应用，响应优先级与处理优先级的区别，中断屏蔽字如何设置，程序查询/程序中断/DMA方式特点，DMA方式流程，DMA中断与程序中断式查询方式辨析，DMA与中断技术的区别。

PDF重点一：中断技术

原知识点与例题

9.5 程序中断控制方式

9.5.1 中断的基本概念

中断 (Interrupt)：外部设备向CPU发出的请求，要求CPU暂停当前程序，转去执行中断服务程序，处理完毕后返回断点继续执行。

1、中断的作用：

作用	说明
提升并行性	CPU与外设并行工作
程序调试	设置断点观察中间结果
故障处理	及时处理软硬件故障和异常
实时处理	确保实时数据被及时处理
人机交互	键盘、鼠标通过中断实现对话
多任务	时间片轮转借助定时中断实现
多处理器交互	处理器间信息交换和任务切换

2、中断的基本类型：

图片信息：PPT第23页，图9.10 根据中断来源的分类

分类标准	类型	说明
来源	内部异常 / 外部中断	见6.7.1节
实现	硬件中断 / 软件中断	终止=硬件中断；故障、自陷=软件中断
产生方式	自愿中断 / 强迫中断	自愿=事先安排 (syscall)；强迫=随机产生
屏蔽性	可屏蔽中断 / 不可屏蔽中断	INTR与IE/IF逻辑与；NMI直接送CPU

分类标准	类型	说明
向量方式	向量中断 / 非向量中断	向量=硬件提供入口地址
嵌套性	单级中断 / 多重中断	单级=不响应其他中断；多重=可嵌套

图片信息： PPT第25页，图9.11 单级中断和多重中断处理示意图

3、中断优先级与中断屏蔽：

响应优先级（硬件固定）：

不可屏蔽中断 > 内部异常 > 可屏蔽中断

DMA中断 > I/O中断

高速设备 > 低速设备， 输入设备 > 输出设备

处理优先级： 利用中断屏蔽技术动态调整。

中断屏蔽寄存器（IMR）：

- IMR值称为中断屏蔽字，"1"=屏蔽，"0"=允许
- 不使用屏蔽技术时，处理优先级=响应优先级

图片信息： PPT第27页，图9.12 中断屏蔽字，图9.13 中断屏蔽技术原理

【例9.3】 A、B、C三个中断源，响应优先级A > B > C，支持多重嵌套。

- 注意这一道例题zhy上课说过要考画图
- cpu运行轨迹图要标明进入和退出，主要是好看

(1) **原始屏蔽字**（处理优先级 = 响应优先级 = A > B > C）：

图片信息： PPT第28页，图9.14a CPU运行轨迹（先执行A，再B，再C）

(2) **修改后屏蔽字**（处理优先级 = C > B > A，响应优先级仍为A > B > C）：

响应顺序：A→B→C；中断服务顺序：C→B→A

图片信息： PPT第29页，图9.14b CPU运行轨迹

设备	原始屏蔽字(A/B/C)	修改后屏蔽字(A/B/C)
A	1/1/1	1/0/0
B	0/1/1	1/1/0
C	0/0/1	1/1/1

9.5.2 中断请求

1、中断请求信号的传送方式：

方式	说明
独立请求方式	每个中断源有独立的INTR和INTA线
链式请求方式	多个中断源共用INTR和INTA线（硬件/软件查询法）
中断控制器方式	所有中断源通过独立请求连中断控制器，控制器再连CPU（如8259）
分组链式	独立请求与链式请求的折中

图片信息：PPT第30页，图9.15 中断请求信号的传输方式

2、中断请求的硬件支撑：

寄存器	英文	功能
中断请求寄存器	IRR	存放中断字
中断屏蔽寄存器	IMR	"1"屏蔽，"0"允许
中断服务寄存器	ISR	存放正在被服务的中断请求
中断优先级排队电路	PR	多个中断请求的优先级排队
中断允许触发器	IE/IF	"1"开中断，"0"关中断

图片信息：PPT第31-32页，图9.16 中断请求硬件支持，图9.17 中断控制器工作流程

9.5.3 中断响应

CPU响应中断的条件：

1. 中断请求未被屏蔽（ $IMR[i]=0$ ）
2. 没有更高优先级的其他中断请求（ $i > ISR$ ）
3. 符合嵌套条件（如正在执行中断服务）
4. 开中断状态（ $IE/IF=1$ ）；内部异常和NMI不受此限
5. 已执行完一条指令的最后一个状态周期

中断响应过程（中断隐指令）：关中断 → 保存断点 → 中断识别

9.5.4 中断识别

1、中断号：每个设备中断源的唯一编号。

- x86计算机共256个中断号（0~255）

图片信息：PPT第34页，表9.4 8086中断号分配

2、中断向量表：

- 存放在内存中，内容为中断向量（中断服务程序入口地址）
- **向量地址**：中断向量在中断向量表中的地址
- 8086：每个中断向量4字节（CS 2字节 + IP 2字节），共 $256 \times 4 = 1\text{KB}$ ，存放在0000H~03FFH
- 假设中断号为 n ，则向量地址 $= n \times 4$

图片信息：PPT第35页，图9.18 中断向量表结构，图9.19 8086中断向量表

9.5.5 中断处理

1、中断服务程序与子函数的差异：

对比项	中断服务程序	子函数
调用方式	随机调用（隐式）	显式调用（call/jal）
保存修改PC	中断隐指令完成	调用指令实现
入口地址	中断识别给出	调用指令给出
现场内容	更多（含调用者保存寄存器）	较少（被调用者保存寄存器）
返回指令	x86: iret / MIPS: eret	x86: ret / MIPS: jr \$ra

2、单级中断处理流程：

中断响应 → 保护现场（push）→ 中断服务 → 恢复现场（pop）→ 开中断 → 中断返回

图片信息：PPT第37页，图9.20a 单级中断处理流程

3、多重中断处理流程：

中断响应 → 保护现场+设置屏蔽字 → 开中断 → 中断服务 → 关中断 → 恢复现场+恢复屏蔽字 → 发送EOI → 开中断 → 中断返回

图片信息：PPT第38-39页，图9.20b 多重中断处理流程及x86实例代码

【例9.4】 中断驱动I/O，CPU时钟200MHz，硬盘512字节扇区，启动90周期，中断服务400周期，传输1555周期，速率20MB/s。

(1) CPU占用率：

$$\text{每次传输开销} = 90T + 400T + 1555T = 2045T$$

$$\text{每秒传输次数} = \frac{20\text{MB}}{512\text{B}} = 39062.5\text{次/s}$$

$$\text{CPU占用率} = 2045T \times 39062.5 = \frac{2045}{200} \times 10^{-6} \times 39062.5 = 39.94\%$$

(2) 速率提高到60MB/s：

$$\text{CPU占用率} = \frac{60}{20} \times 39.94\% = 119.82\%$$

即使CPU完全服务硬盘，最高只能达到 $(100/119.82) \times 60 = 50.07\text{MB/s}$ 。

OCR题目与答案

选择题4

考察知识点：9.5.1 中断的基本概念；外部中断

题目：[2009] 下列选项中，能引起外部中断的事件是__。

- A. 键盘输入
- B. 除数为零
- C. 浮点运算下溢
- D. 访存故障

答案：A

解析：外部中断是指由CPU外部事件引起的中断，这类中断大部分由外部设备发出。键盘输入属于外部中断，对每次键盘输入CPU都需要执行中断程序以读入输入数据。除数为0与访存故障均属于内部异常，发生在CPU内部；浮点运算下溢按机器零处理，不会产生中断。

选择题5

考察知识点：9.5.5 中断处理；单级中断处理流程

题目：[2009] 单级中断系统中，中断服务程序内部的执行顺序是__。

- I. 保护现场
- II. 开中断
- III. 关中断
- IV. 保存断点
- V. 中断事件处理
- VI. 恢复现场
- VII. 中断返回

- A. I→V→VI→II→VII
- B. III→I→V→VII
- C. III→IV→V→VI→VII
- D. IV→I→V→VI→VII

答案：A

解析：在单级中断系统中，不允许中断嵌套。中断处理过程为：①关中断；②保存断点；③中断识别；④保存现场；⑤中断事件处理；⑥恢复现场；⑦开中断；⑧中断返回。其中①~③由硬件完成，④~⑧由中断服务程序完成，因此中断服务程序内部执行顺序为 I→V→VI→II→VII。

选择题6

考察知识点：9.5.3 中断响应；中断隐指令

题目：[2012] 响应外部中断的过程中，中断隐指令完成的操作，除保护断点外，还包括__。

- I. 关中断
- II. 保存通用寄存器的内容
- III. 形成中断服务程序入口地址并送入PC

- A. 仅I、II
- B. 仅I、III
- C. 仅II、III
- D. I、II、III

答案：B

解析：中断隐指令用于中断响应，主要操作包括：①关中断；②保护断点；③将正确的中断服务程序入口地址送入PC。因此只有I、III正确。II中“保存通用寄存器的内容”是在进入中断服务程序后首先进行的保护现场操作。

选择题7

考察知识点：9.5.1 中断的基本概念；多重中断

题目：[2017] 下列关于多重中断系统的叙述中，错误的是__。

- A. 在一条指令执行结束时响应中断
- B. 中断处理期间CPU处于关中断状态
- C. 中断请求的产生与当前指令的执行无关
- D. CPU通过采样中断请求信号检测中断请求

答案：B

解析：多重中断在中断服务程序中完成现场保护后会开中断，方便中断嵌套，所以选项B错误。CPU一般在一条指令执行结束阶段采样中断请求信号，查看是否存在中断请求，然后决定是否响应中断，所以选项A、D正确。中断请求一般来自CPU以外的事件；异常一般发生在CPU内部，与指令执行相关，所以选项C正确。

选择题8

考察知识点：9.2.2 I/O接口的结构；程序中断I/O方式

题目：[2015] 在采用中断I/O方式控制打印输出的情况下，CPU和打印控制接口中的I/O端口之间交换的信息不可能是__。

- A. 打印字符
- B. 主存地址
- C. 设备状态
- D. 控制命令

答案：B

解析：在程序中断I/O方式中，CPU和打印机直接交换，打印字符直接传输到打印机的I/O端口，不会涉及主存地址。而CPU与打印机通过I/O端口中的状态口和控制口实现交互设备状态和控制命令。

选择题9

考察知识点：9.5.2 中断请求；9.5.3 中断响应；中断优先级

题目：[2018] 下列关于外部I/O中断的叙述中，正确的是__。

- A. 中断控制器按所接收中断请求的先后次序进行中断优先级排队
- B. CPU响应中断时，通过执行中断隐指令完成对通用寄存器的保护
- C. CPU只有在处于中断允许状态时，才能响应外部设备的中断请求
- D. 有中断请求时，CPU立即暂停执行当前指令，转去执行中断服务程序

答案：C

解析：中断控制器按照中断响应优先级和处理优先级进行中断优先级排队，所以选项A错误。中断隐指令主要用于中断响应，不负责保护现场，通用寄存器的保护由中断服务程序完成，所以选项B错误。中断允许状态也就是开中断后，CPU才能响应中断请求，所以选项C正确。一个中断请求未被屏蔽且当前处于开中断，CPU才会在当前指令执行完毕时转去执行中断服务程序，所以选项D错误。

简答题4

考察知识点：9.5.5 中断处理；单级中断与多重中断

题目：比较单级中断和多重中断处理流程的异同点。

答案：二者都可以有多个中断源，但单级中断的中断服务程序不可被其他中断源再次中断，所以中断服务程序全程为关中断状态；多重中断的中断服务程序保护现场的内容包括中断屏蔽字，并且保护现场后立即开中断，方便中断嵌套。

简答题5

考察知识点：9.5.3 中断响应；中断隐指令

题目：中断隐指令完成什么功能？

答案：中断隐指令用来实现中断响应的功能，具体完成包括关中断、保存断点和中断识别等任务，这些任务可能需要多个时钟周期才能完成。由于中断响应过程中CPU不能执行其他任务，因此中断响应的过程可以看作是由CPU执行中断隐指令完成的，需要占用CPU时间。注意中断隐指令并不存在，只是一种虚拟的说法，本质上是硬件的一系列自动操作。

简答题6

考察知识点：9.5.5 中断处理；保护现场与恢复现场

题目：为什么在保护现场和恢复现场的过程中，CPU必须关中断？

答案：保护现场、恢复现场的过程必须是原子操作，否则中断返回时被中断程序的运行现场不正常，程序无法正确运行。关中断就是为了保障保护现场、恢复现场的原子性。

简答题7

考察知识点：9.5.3 中断响应；CPU响应中断的条件

题目：CPU响应中断的条件有哪些？

答案：CPU响应中断的条件包括以下5点。

1. 对应的中断请求未被屏蔽。
 2. 当前没有更高优先级的其他中断请求。
 3. 如果CPU正在执行中断服务，则中断请求应符合嵌套条件。
 4. 中断使能位处于使能状态，也就是开中断状态，内部异常和不可屏蔽中断不受此限制。
 5. CPU已执行完一条指令的最后一个状态周期。
-

简答题8

考察知识点：9.5.1 中断的基本概念；中断优先级

题目：什么是中断优先级？它具有哪两层含义？划分优先级的原则是什么？

答案：中断优先级是指CPU响应并处理不同中断源中断请求的先后次序。中断优先级包括两层含义：响应优先级和处理优先级。响应优先级是指CPU对各设备中断请求进行响应的先后次序，其在硬件线路上是固定的，不便于变动；处理优先级是指中断嵌套的实际优先级处理次序，通常可以利用中断屏蔽技术动态调整。

划分优先级的原则：①不可屏蔽中断 > 内部异常 > 可屏蔽中断；②内部异常中硬件终止属于最高级，其次是指令异常或自陷等程序故障；③DMA中断请求优先于I/O设备传送的中断请求；④在I/O传送类中断请求中，高速设备优先于低速设备，输入设备优先于输出设备，实时控制设备优先于普通设备。

简答题9

考察知识点：9.5.5 中断处理；中断屏蔽技术

题目：计算机中断系统中使用屏蔽技术有什么好处？

答案：中断屏蔽技术可以动态调整处理优先级，从而使低优先级的中断也可以中断高优先级的中断服务程序，使中断处理更加灵活。如果不使用中断屏蔽技术，处理优先级和响应优先级相同。

简答题10

考察知识点：9.5.4 中断识别；中断服务程序入口

题目：计算机中断响应后，如何调出中断服务程序？

答案：通过硬件或软件方法查找中断源，清除当前中断请求，将对应的中断服务程序入口地址送入程序计数器PC，完成中断识别后即可正式执行中断服务程序。

综合题9.4

考察知识点：9.5.5 中断处理；中断屏蔽字；中断嵌套

题目：A、B、C是与CPU连接的3个设备，在硬件排队线路中，它们的优先级是A>B>C>CPU，为改变中断处理的次序，它们的中断屏蔽字如表9.5所示（设“0”表示允许中断，“1”表示中断屏蔽）。请按图9.36所示的时间轴给出的设备中断请求时刻，画出CPU执行程序的轨迹（A、B、C中断服务程序的时长为20μs）。

表 9.5 中断屏蔽表

设备名	中断屏蔽字		
	A	B	C
A	1	1	1
B	0	1	0
C	0	1	1





图 9.36 中断请求时刻

答案：A设备中断在0μs到达，首先执行A设备中断，20μs后返回；30μs时B设备中断到达，开始执行B设备中断；40μs时C设备到达，由B设备的屏蔽码可知没有对C设备中断屏蔽，故40μs后去执行C设备中断，60μs后C设备返回B设备中断；70μs时返回主程序。CPU运行轨迹如下图所示。

40μs 时 C 设备到达，由 B 设备的屏蔽码可知没有对



综合题9.5

考察知识点：9.5.5 中断处理；中断屏蔽字；响应优先级与处理优先级

题目：设某计算机有4级中断：L0、L1、L2、L3。其中中断响应优先次序为L0>L1>L2>L3，现在要求将中断处理次序改为L1→L3→L0→L2。请回答下列问题。

(1) 表9.6所示的中断屏蔽字该如何设置（“0”表示允许中断，“1”表示中断屏蔽）？请将答案填入表9.6中。

(2) 若这4级中断同时都发出中断请求，按更改后的次序画出进入各级中断处理程序的过程示意图。

表 9.6 更新后的中断屏蔽表

设备名	中断屏蔽字			
	L0	L1	L2	L3
L0				
L1				
L2				
L3				


答案：(1) 中断屏蔽字如下表所示。该设置使处理优先级变为L1→L3→L0→L2。

设备名	中断屏蔽字			
	L0	L1	L2	L3
L0	1	0	1	0
L1	1	1	1	1
L2	0	0	1	0
L3	1	0	1	1

也可写成表格：

设备名	L0	L1	L2	L3
L0	1	0	1	0
L1	1	1	1	1
L2	0	0	1	0
L3	1	0	1	1

(2) 4级中断同时请求时，硬件响应优先级仍先响应L0；进入L0后，由L0的屏蔽字可知L1、L3未被屏蔽，于是更高处理优先级的L1可中断L0；L1执行期间屏蔽所有中断，L1完成后返回L0；随后L3可中断L0；L3完成后返回L0；L0完成后再处理L2。CPU运行轨迹如下图所示。



综合题9.7

考察知识点：9.2.2 I/O接口的结构；9.5 程序中断控制方式；异步串行通信

题目：假定CPU主频为50MHz，CPI为4。设备D采用异步串行通信方式向主机传送7位ASCII字符，通信规程中有1位奇校验位和1位停止位，从D接收启动命令到字符送入I/O端口需要0.5ms。请回答下列问题，需要说明理由。

(1) 每传送一个字符，在异步串行通信线上共需传输多少位？在设备D持续工作过程中，每秒最多可向I/O端口送入多少字符？

(2) 设备D采用中断方式进行输入/输出，示意图如图9.37所示。I/O端口每收到一个字符就申请一次中断，中断响应需10个时钟周期，中断服务程序共有20条指令，其中第15条指令启动设备D工作。若CPU需从设备D读取1000个字符，则完成这一任务所需时间大约是多少个时钟周期？CPU用于完成这一任务的时间大约是多少个时钟周期？在中断响应阶段CPU进行了哪些操作？

1) 设备D采用中断方式进行输入输出，示意图如图9.37所示。



图 9.37 设备中断响应流程

答案：(1) 每传送一个ASCII字符需要传输的位数有：1位起始位、7位ASCII数据位、1位奇校验位和1位停止位，故总位数为：

$$1 + 7 + 1 + 1 = 10 \text{ 位}$$

I/O端口每秒最多可接收：

$$1/(0.5\times10^{-3}) = 2000\text{个字符}$$

(2) 一个字符传送时间包括设备D将字符送入I/O端口的时间、中断响应时间和中断服务程序前15条指令的执行时间。时钟周期为：

$$T = 1/(50MHz) = 20ns$$

设备D将字符送入I/O端口的时间为：

$$0.5ms/20ns = 2.5\times10^4\text{个时钟周期}$$

一个字符的传送时间大约为：

$$2.5\times10^4 + 10 + 15\times4 = 25070T$$

完成1000个字符传送所需时间约为：

$$1000\times25070 = 2.507\times10^7T$$

CPU用于该任务的时间大约为：

$$1000\times(10 + 20\times4) = 9\times10^4T$$

在中断响应阶段，CPU主要进行关中断、保护断点和中断识别操作。

PDF重点二：CPU与外设输入输出控制方式

原知识点与例题

9.3 数据传输控制方式

9.3.1 五种I/O控制方式

方式	英文	核心思想	特点
程序控制方式	Programmed I/O	CPU查询设备状态，就绪后传输	软硬件简单，CPU效率低
程序中断控制方式	Interrupt-driven I/O	设备就绪后主动发中断请求	CPU与外设并行，效率高
DMA方式	Direct Memory Access	DMAC控制设备与内存直接交换	适合大批量数据传输
通道方式	Channel I/O	通道处理器独立执行I/O程序	进一步减少CPU中断次数
外围处理器方式	PPU	独立的I/O处理机	用于大中型计算机

图片信息：PPT第12页，图9.5 I/O控制方式（主要由软件实现→主要由硬件实现）

9.4 程序控制方式

9.4.1 简单设备查询流程

程序控制方式分为：

- 程序查询方式（轮询Polling）：有条件传送
- 直接传送方式：无条件传送

键盘和字符显示设备的I/O地址：

图片信息：PPT第13页，表9.2 设备I/O地址

设备	寄存器	内存映射地址	端口映射地址
键盘	DBR	0xFFFF0004	0x0004
键盘	DSR	0xFFFF0000	0x0000（最低位Ready）
字符显示	DBR	0xFFFF000C	0x000C
字符显示	DSR	0xFFFF0008	0x0008（最低位Ready）

图片信息：PPT第14页，图9.6a/9.6b 键盘/字符终端程序查询流程及MIPS和x86代码

9.4.2 复杂设备程序查询流程

增加设备状态正常性查询和数据准备好查询，负责启动和传参。

- ①查询设备状态 → ②设备就绪 → ③发送命令与参数启动设备
- ④不断查询设备状态 → ⑤设备就绪 → ⑥实际数据传输

图片信息：PPT第15页，图9.7 复杂设备的程序查询流程

9.4.3 程序查询特点

1、忙等待（Busy-waiting）：

- 独占式查询，设备准备数据阶段CPU不能执行其他任务
- 缺点：CPU浪费大量时间轮询

图片信息：PPT第16页，图9.8a 独占式查询程序运行轨迹

2、定时轮询（Polling）：

- CPU启动设备后启动定时中断，挂起当前进程调度其他进程运行

- 定时时间到后执行中断服务程序查询设备状态
- 优点：CPU可执行其他任务，避免轮询等待
- 关键：定时时间间隔（过短则中断开销大，过长则数据处理不及时）

图片信息：PPT第17页，图9.8b 定时轮询程序运行轨迹

【例9.1】 程序查询方式采用定时轮询，每次中断服务400个时钟周期，CPU时钟频率200MHz。

(1) 鼠标以字节传输，每秒50次轮询，每次传输13个时钟周期

$$\text{CPU每秒鼠标I/O时间} = (400 + 13) \times 50 \times T = 20650T = 0.00010325\text{s}$$

$$\text{CPU时间占用率} = 0.010325\%$$

(2) 硬盘以512字节扇区传输，启动90周期，传输1555周期，访问速率20MB/s

$$\text{每秒传输次数} = \frac{20\text{MB}}{512\text{B}} = 39062.5\text{次/s}$$

$$\text{每次开销} = (90 + 400 + 1555)T = 2045T = 10.225\text{ns}$$

$$\text{CPU时间占用率} = 10.225\text{ns} \times 39062.5 = 39.94\%$$

(3) 硬盘以字节为单位传输，读出1字节转存内存需15周期

$$512\text{字节传输开销} = (90 + 400 + 15) \times 512 \times T = 258560T = 1292.8\text{ns}$$

$$\text{CPU时间占用率} = 1292.8\text{ns} \times 39062.5 = 5050\%$$

即CPU全部时间用于硬盘也达不到20MB/s，最高速率仅 $512\text{B}/0.0012928\text{s} \approx 0.396\text{MB/s}$ 。

9.6 DMA方式

9.6.1 DMA的基本概念

DMA (Direct Memory Access)：由DMAC临时接管总线，代替CPU控制外部设备和内存之间的批量数据交换，数据不经过CPU寄存器中转。

DMA三种阶段：

阶段	说明	CPU参与
传输前（预处理）	CPU设置DMA参数（主存起始地址、数据块长度、传输方向），启动设备	是
传输中	DMAC申请总线控制权，完成设备与内存数据交互	否（执行其他程序）
传输后（后处理）	DMAC通过中断请求CPU进行数据缓冲区和DMAC后处理	是

DMA与中断方式的区别：

对比项	DMA方式	中断方式
请求对象	总线控制权	CPU时间
响应时机	任何机器周期结束	指令周期结束
数据传输	额外硬件实现，不改CPU现场	CPU执行程序，需保护恢复现场
适用范围	仅数据传输	数据传输+随机事件处理

9.6.2 内存争用问题

DMA传送时DMAC与CPU争用内存的三种解决方法：

方法	原理	优点	缺点
停止CPU访问	DMA期间CPU不能访存	控制简单	CPU长期不能访存，内存利用率低
交替访问	内存周期分两段，分别给DMAC和CPU	不需申请/交还总线	增加存储周期，可能浪费时间片
周期挪用（窃取）	DMAC需访存时CPU暂停一个存储周期	对CPU影响最小	—

周期挪用是DMA传送的**主要方法**。

图片信息：PPT第44页，图9.21 三种DMA传送方式

9.6.3 DMA控制器

DMAC基本结构：

部件	功能
地址计数器	初始值为数据块起始地址，每传送1个字/字节自动+1
字计数器	初始值为数据块长度，每传送1个字/字节自动-1
数据缓冲寄存器DBR	从设备时接收CPU数据；主设备时暂存数据
命令寄存器DCR	接收CPU控制命令
状态寄存器DSR	向CPU反馈DMAC状态
DMA控制逻辑	控制和时序电路，支持中断机制

DMA传输控制4个信号：

信号	方向	说明
DREQ	设备→DMAC	DMA请求
HOLD	DMAC→CPU	总线请求
HLDA	CPU→DMAC	总线响应
DACK	DMAC→设备	DMA响应

- DMA前/后：DMAC是从设备；DMA中：DMAC是主设备
- **第三方DMA**：独立DMAC；**第一方DMA**：DMAC集成到I/O接口中（现代主流）

图片信息：PPT第46页，图9.22 DMA控制器基本结构

9.6.4 DMA传输流程

周期挪用方式的DMA读操作流程：

1. **DMA准备阶段（预处理）**：初始化DMA、启动设备、其他进程运行
2. **数据传输阶段**：设备准备数据 → 设备发DMA请求 → DMAC申请总线 → 总线仲裁授权 → DMA数据传输 → 传输控制（无需CPU参与）
3. **DMA结束阶段（后处理）**：CPU执行中断服务程序

图片信息：PPT第47页，图9.23 DMA读操作详细流程

【例9.5】 磁盘DMA传输速率20MB/s，预处理200周期，中断处理400周期，平均传输512B。

$$\text{每秒传输次数} = \frac{20\text{MB}}{512\text{B}} = 39062.5\text{次/s}$$

$$\text{CPU参与时间} = 200T + 400T = 600T$$

$$\text{CPU占用率} = 600T \times 39062.5 = 600 \times \frac{1}{200} \times 10^{-6} \times 39062.5 = 11.72\%$$

若采用4KB传输单位：

$$\text{CPU占用率} = 600T \times \frac{20\text{MB}}{4\text{KB}} = 600 \times \frac{1}{200} \times 10^{-6} \times 4882.8125 = 1.46\%$$

三种方式CPU占用率对比：

方式	CPU占用率（20MB/s）
程序查询（字节传输）	5050%
程序中断	39.94%
DMA（512B）	11.72%
DMA（4KB）	1.46%

OCR题目与答案

选择题10

考察知识点：9.3.1 五种I/O控制方式；中断I/O方式与DMA方式

题目：[2013] 下列关于中断I/O方式和DMA方式比较的叙述中，错误的是__。

- A. 中断I/O方式请求的是CPU处理时间，DMA方式请求的是总线使用权
- B. 中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后
- C. 中断I/O方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成
- D. 中断I/O方式适用于所有外部设备，DMA方式仅适用于高速外部设备

答案：D

解析：中断控制方式也是有时间开销的；相对程序查询方式，它的额外开销是用于进程调度的两次上下文切换时间以及中断服务程序本身的开销，其提高I/O效率的前提是这些额外开销小于设备准备时间。但对于极高速外设，设备准备数据的时间很短，当这个时间比两次上下文切换加中断服务的开销还短时，使用中断控制方式的效率反而比程序查询方式的效率更低，还会成为系统瓶颈，此时中断方式不适用，故答案D不正确。

简答题2

考察知识点：9.3.1 五种I/O控制方式

题目：CPU与外部设备信息交换的控制方式有哪些？它们各有什么特点？

答案：信息交换的控制方式主要有以下5种。

1. 程序查询控制方式：CPU直接通过执行指令与外部设备交互，与外部设备串行工作。对于慢速设备，采用该方式，CPU会浪费很多时间查询等待，效率较低。
2. 程序中断控制方式：CPU启动外部设备后不再等待，而是转去执行其他进程，CPU与外部设备并行工作。外部设备就绪后主动向CPU发送中断请求，CPU会在适当时机响应中断，通过暂时中断主程序转去执行中断服务程序完成信息交换。该方式效率较高，适合处理随机事件。
3. 直接存储器访问（DMA）方式：硬件临时代替CPU接管总线，控制设备和内存之间进行直接的数据交换，信息传送不再经过CPU寄存器中转。该方式适合批量传输，极大提高了传输速率和CPU利用率。
4. 通道方式：通道是特殊的I/O处理器，用于分担CPU的I/O管理。通道拥有独立的通道指令系统，可以通过执行通道程序来完成CPU指定的I/O任务，能进一步提高系统效率。
5. 外围处理机方式：通常用于中、大型计算机系统中。

简答题3

考察知识点：9.4 程序控制方式；9.4.3 程序查询特点

题目：什么是程序查询I/O方式？简要说明其工作原理。

答案：程序查询I/O方式是指输入/输出完全依靠CPU执行程序实现。当CPU要与设备进行数据交换时，首先设置接口命令寄存器启动设备；设备准备的过程中，CPU通过读取接口中的状态寄存器查询设备是否已就绪，根据查询结果决定下一步操作究竟是进行数据传送还是等待。这种控制方式中CPU与外部设备串行工作，CPU会浪费大量的时间进行查询和等待，系统效率较低。

简答题11

考察知识点：9.6.4 DMA传输流程

题目：DMA方式传送数据前，CPU应该先进行哪些操作？

答案（Codex根据答案图页码提示与知识点整理）：DMA方式传送数据前，CPU需要先完成DMA预处理。主要操作包括：测试外设状态，确认设备可用；向DMA控制器写入主存起始地址、外设地址或设备号、传送方向、传送字数或字节数等参数；设置DMA控制器的工作方式和控制命令；启动外部设备和DMA控制器。完成这些初始化工作后，CPU可继续执行原程序，后续数据块传输由DMA控制器接管总线并控制完成。

简答题12

考察知识点：9.3.1 五种I/O控制方式；9.6.1 DMA的基本概念

题目：比较中断I/O和DMA的异同点。

答案（Codex根据答案图页码提示与知识点整理）：中断I/O和DMA都能使CPU在外设准备数据期间不必一直查询等待，从而提高CPU利用率；二者通常都需要CPU先启动外设，任务完成或出现异常时也都可以通过中断通知CPU。

二者的主要区别是：中断I/O方式请求的是CPU处理时间，数据传送由CPU执行中断服务程序通过软件完成，数据通常需要经过CPU寄存器在I/O端口和主存之间转送，适合低速或随机I/O事件；DMA方式请求的是总线使用权，数据传送由DMA控制器硬件完成，数据在外设和主存之间直接传送，不经过CPU寄存器中转，CPU只负责传输前的预处理和传输后的后处理，适合高速外设和批量数据传输。中断响应通常发生在一条指令执行结束后，而DMA响应通常发生在一个总线事务完成后。

综合题9.6

考察知识点：9.5 程序中断控制方式；中断开销分析

题目：某计算机的CPU主频为500MHz，与之连接的外部设备的最大数据传输速率为20KB/s，外部设备接口中有一个16位的数据缓冲寄存器，相应的中断服务程序执行时间为500个时钟周期，通过计算分析该设备是否可采用中断I/O方式。若该设备的最大数据传输速率为2MB/s，该设备是否可采用中断I/O方式？

答案：外部设备的最大数据传输速率为20KB/s，缓冲区为2B，每次中断传输2B，因此每秒产生的中断次数为：

$$20KB/s/2B = 10000\text{次/s}$$

每次中断服务程序执行时间为500个时钟周期，则中断占CPU时间的比率为：

$$500 \times 10000 / (500 \times 10^6) = 1\%$$

对CPU的影响不大，可以采用中断方式。

若最大数据传输速率为2MB/s，则每秒产生的中断次数为：

$$2MB/s/2B = 10^6\text{次/s}$$

CPU占用率为：

$$500 \times 1000000 / (500 \times 10^6) = 100\%$$

CPU将几乎全部用于处理中断，故不能采用中断I/O方式。

综合题9.8

考察知识点：9.3.1 五种I/O控制方式；程序查询方式、中断方式与DMA方式比较

题目：假定计算机的主频为500MHz，CPI为4。现有设备A和B，它们的数据传输速率分别为2MB/s和40MB/s，对应I/O接口中各有一个32位数据缓冲寄存器。请回答下列问题并给出计算过程。

(1) 若设备A采用定时查询I/O方式，每次输入/输出都至少执行10条指令。设备A最多间隔多长时间查询一次才能不丢失数据？CPU用于设备A输入/输出的时间占CPU总时间的百分比至少是多少？

(2) 在中断I/O方式下，若每次中断响应和中断处理的总时钟周期数至少为400，则设备B能否采用中断I/O方式？为什么？

(3) 若设备B采用DMA方式，每次DMA传送的数据块大小为1000B，CPU用于DMA预处理和后处理的总时钟周期数为500，则CPU用于设备B输入/输出的时间占CPU总时间的百分比最多是多少？

答案：(1) A设备每隔：

$$4B/2MB = 2\mu s$$

就会产生新数据。为保证数据不丢失，每隔 $2\mu s$ 必须查询一次，所以每秒的查询次数至少为：

$$1s/2\mu s = 5 \times 10^5 \text{次}$$

每秒CPU用于A设备输入/输出的时间至少为：

$$5 \times 10^5 \times 10 \times 4 = 2 \times 10^7 \text{个时钟周期}$$

占整个CPU时间的百分比至少为：

$$2 \times 10^7 / 500MHz = 4\%$$

(2) 中断响应和中断处理的时间为：

$$400 \times (1/500MHz) = 0.8\mu s$$

而B设备每隔：

$$4B/40MB = 0.1\mu s$$

就会产生新数据。由于 $0.1\mu s < 0.8\mu s$ ，CPU来不及处理中断，因此B设备不适合采用中断I/O方式。

(3) 在DMA方式中，只有预处理和后处理需要CPU处理。B设备每秒DMA传输次数为：

$$40MB/1000B = 40000 \text{次}$$

CPU用于B设备输入/输出的时间为：

$$40000 \times 500 = 2 \times 10^7 \text{个时钟周期}$$

占CPU总时间的百分比最多为：

$$2 \times 10^7 / 500MHz = 4\%$$