

第4章_存储系统_知识点整理

第4章 存储系统

关联：本章是计算机组成原理的核心章节。存储系统是冯·诺依曼结构五大部件之一，与第3章（运算方法与运算器）中的数据通路和运算器设计、第6章（中央处理器）中的数据通路和缓存设计密切相关。Cache的工作原理也涉及第7章（指令流水线）中的性能优化思想。

4.1 存储器概述

4.1.1 存储器分类

1、按存储介质分类：

类型	代表	特点
磁存储器	硬盘、磁带	非易失、容量大、速度慢
半导体存储器	SRAM、DRAM	速度快、集成度高
光存储器	CD-ROM、DVD-ROM	可移动、容量较大

2、按存取方式分类：

类型	英文	特点	示例
随机存储器	RAM	随机读写，存取时间与位置无关	SRAM、DRAM
顺序存储器	SAM	依地址顺序访问，速度与位置有关	磁带
直接存储器	DAM	不必顺序搜索即可直接存取	磁盘

3、按信息可改写性：读写存储器（RAM） / 只读存储器（ROM）

4、按信息可保存性：易失性（RAM） / 非易失性（ROM、硬盘）

5、按功能和存取速度分类：

层次	说明
寄存器存储器	CPU内部的寄存器
高速缓存（Cache）	CPU与主存之间，采用SRAM

层次	说明
主存储器	半导体存储器，如内存条（DRAM）
外存储器	硬盘、磁带、光盘、SSD等

图片信息：PPT第5-7页，内存最新技术发展：LPDDR、HBM、GDDR、DDR

4.1.2 存储器技术指标

1、存储容量：

$$1\text{KiB} = 2^{10}\text{B} = 1024\text{B}, \quad 1\text{MiB} = 2^{20}\text{B}, \quad 1\text{GiB} = 2^{30}\text{B}, \quad 1\text{TiB} = 2^{40}\text{B}$$

- 注意区分 KiB（二进制）与 KB（十进制，1000B）

2、存取速度：

指标	定义
存取时间	启动一次存储器操作到完成的时间
存取周期	连续两次访问操作之间的最短时间间隔； 存取周期 = 存取时间 + 恢复时间
存储器带宽	单位时间内传输的信息量（b/s 或 B/s）

4.1.3 存储系统层次结构

图片信息：PPT第12页，图4.1 存储系统分级结构（寄存器 → Cache → 主存 → 辅存）

利用程序局部性原理，将速度、容量、成本各异的存储器有机组合，上层为下层做缓冲。

4.1.4 主存的基本结构

主存可看作一维数组：`mem[addr]`

- 地址 n 位 $\rightarrow 2^n$ 个存储单元
- 每个单元存放 m 位数据

图片信息：PPT第13页，图4.2 主存硬件内部结构（地址译码器、读写控制、数据寄存器、存储体）

4.1.5 主存中数据的存放

1、存储字长与数据字长：存储字长（存储单元位数）与数据字长（机器字长）不一定相同。

2、地址访问模式：主存按字节编址，可按字节/半字/字访问。

3、大端与小端：

方式	低字节地址存放
小端 (Little-Endian)	数据的最低字节
大端 (Big-Endian)	数据的最高字节

- x86、RISC-V 采用小端；PowerPC 采用大端；ARM、MIPS 同时支持两种

4、数据边界对齐：

数据类型	起始地址要求
双字 (64位)	末3位为000 (8的倍数)
单字 (32位)	末2位为00 (4的倍数)
半字 (16位)	末1位为0 (2的倍数)
单字节 (8位)	任意

图片信息：PPT第17-18页，图4.4（未对齐方式）和图4.5（对齐方式）

4.2 半导体存储器

4.2.1 静态MOS存储器 (SRAM)

1、6管MOS存储单元：

- T1、T2：工作管；T3、T4：负载管；T5、T6：门控管
- A高B低 → 存"1"；A低B高 → 存"0"
- 电源不断则状态保持（双稳态触发器）

图片信息：PPT第21-25页，图4.6 6管SRAM存储单元及读写操作

2、存储器结构：存储体 + 地址译码器 (X/Y向) + 驱动器 + I/O电路 + 控制电路

3、Intel 2114芯片：1K × 4 位SRAM；10根地址线，4根数据线；/CS片选，/WE读写控制。

图片信息：PPT第33-36页，图4.11 Intel 2114结构及读写时序

4.2.2 动态MOS存储器 (DRAM)

1、单管DRAM存储单元：1个MOS管 + 1个电容；电容有电荷="1"，无电荷="0"。

2、DRAM特点：

- 集成度高（1管 vs 6管）
- 速度慢（电容充放电慢）
- **破坏性读出**：读出后需数据恢复（再生）
- **需刷新**：电容电荷会泄漏

3、刷新方式（假设128行×128列，读写周期 $0.5\mu s$ ）：

刷新方式	原理	优点	缺点
集中刷新	2ms内集中128个周期刷新	读写不受影响	存在"死区"（ $128 \times 0.5\mu s = 64\mu s$ ）
分散刷新	每个存取周期后刷新一行	无死区	存储周期加倍（ $1\mu s$ ）
异步刷新	$2ms/128 \approx 15.5\mu s$ 刷新一行	无死区、不增加存储周期	常用方式

图片信息：PPT第42页，图4.14 三种刷新时间分配对比

4、Intel 2116芯片：16K × 1 位DRAM；地址复用技术（7位行地址 + 7位列地址，通过 /RAS、/CAS 分时送入）。

4.2.3 只读存储器（ROM）

类型	英文	特点
掩模式ROM	MROM	厂家生产时固化，不可修改
可编程ROM	PROM	一次性编程（熔丝/二极管）
可擦除可编程ROM	EPROM	紫外线擦除，可重复编程
电可擦除可编程ROM	EEPROM	电擦除，可精准修改某单元
闪存	Flash	快速擦写、非易失；NOR Flash / NAND Flash

图片信息：PPT第46-52页，各种ROM存储单元及EPROM实物图

4.2.4 DRAM的发展

类型	技术特点	典型时序
FPM-DRAM	快页模式，行地址锁定	6-3-3-3
EDO-DRAM	数据输出与列地址重叠	5-2-2-2-2
BEDO-DRAM	内置列地址计数器（突发）	5-1-1-1-1
SDRAM	同步时钟，每周期1个数据	—

类型	技术特点	典型时序
DDR SDRAM	双沿传输 + 预取技术	—

DDR预取技术：

规格	预取路数	倍速
DDR	2路	2倍
DDR2	4路	4倍
DDR3	8路	8倍
DDR4	16路	8倍
DDR5	16路	8倍

传输率 = 等效数据传输频率 × 数据位宽

图片信息：PPT第53-64页，DRAM发展各阶段时序图

4.3 主存的组织及与CPU的连接

4.3.1 存储器与CPU的连接

- 地址线数量：与主存容量有关
- 数据线数量：与计算机字长有关
- 控制线：SRAM有 /CS 和 /WE；ROM只有 /CS；DRAM利用 /RAS 和 /CAS

4.3.2 存储器的扩展

1、位扩展：增加数据位宽。

【例】 32个 $256K \times 1$ 位芯片 $\rightarrow$ $256K \times 32$ 位存储器

- 地址线并联，数据线分别连接，片选和读写线并联

图片信息：PPT第68页，图4.24 存储器的位扩展

2、字扩展：增加存储容量。

【例】 8个 $256K \times 8$ 位芯片 $\rightarrow$ $2M \times 8$ 位存储器

- 高位地址经译码器产生片选信号，低位地址并联，数据线并联

图片信息：PPT第69-70页，图4.25 存储器的字扩展及各芯片地址范围

3、字位同时扩展：

【例】 32个 $256\text{K} \times 8$ 位芯片 $\rightarrow 2\text{M} \times 32$ 位存储器

图片信息： PPT第71页，图4.26 存储器的字位扩展

【习题4.5】 用4个 $32\text{K} \times 8$ 位SRAM芯片，设计不同容量和字长的存储器。

解：三种方案：

- 字扩展： $128\text{K} \times 8$ 位（4片串联，2-4译码器片选）
- 位扩展： $32\text{K} \times 32$ 位（4片并联，片选并联）
- 字位扩展： $64\text{K} \times 16$ 位（2组，每组2片位扩展；1-2译码器组选）

图片信息： PPT第73-75页，三种扩展方式连接图

【习题4.7】 用 $16\text{K} \times 8$ 位SRAM和 $32\text{K} \times 16$ 位ROM设计 $128\text{K} \times 16$ 位主存， $18000\text{H} \sim 1\text{FFFFH}$ 为ROM区。

解：

- ROM区 = $32\text{K} \times 16$ 位，需1片ROM
- RAM区 = $96\text{K} \times 16$ 位，需 $(96\text{K} \times 16) / (16\text{K} \times 8) = 12$ 片RAM
- RAM采用字位同时扩展：6组片选（字扩展），每组2片（位扩展）
- 3-8译码器： $Y_5 \sim Y_0$ 接6组RAM； Y_7 、 Y_6 经或门接ROM

图片信息： PPT第76-77页，习题4.7连接图

4.4 并行主存系统

4.4.1 双端口存储器

两个独立端口（左/右），可并行读写不同地址；地址相同则冲突，由判断逻辑处理。

图片信息： PPT第81-82页，图4.27 双端口存储器结构

4.4.2 单体多字存储器

多个存储模块共享地址总线，一次并行读出 m 个字（多通道内存技术）。

4.4.3 多体交叉存储器

类型	编址方式	特点
高位交叉（顺序编址）	高位地址选体	相邻地址在同一块，无法并行

类型	编址方式	特点
低位交叉（交叉编址）	低位地址选体	相邻地址在不同体，可并行访问

低位交叉流水存取：设存储周期为 T ，交叉模块数为 m ，总线传输周期为 τ ，满足 $T = m\tau$ 。

连续读取 n 个字所需时间：

$$t_{\text{顺序}} = nT$$

$$t_{\text{交叉}} = T + (n - 1)\tau$$

【例4.1】计算机字长64位，存储容量 128MW，模8交叉（ $m = 8$ ）， $T = 200\text{ns}$ ， $\tau = 25\text{ns}$ ，连续读8个字。

解：

- 顺序方式： $t = 8 \times 200\text{ns} = 1600\text{ns}$ ，带宽 $= (64 \times 8) / 1600\text{ns} = 320\text{Mbps}$
- 交叉方式： $t = 200 + 7 \times 25 = 375\text{ns}$ ，带宽 $= (64 \times 8) / 375\text{ns} = 1370\text{Mbps}$
- 交叉方式快 $1370 / 320 \approx 4.27$ 倍

4.5 高速缓冲存储器（Cache）

4.5.1 Cache工作原理

在CPU与主存之间增加小容量快速SRAM，存放主存中经常访问数据的副本。

图片信息：PPT第89页，图4.31 Cache基本原理

4.5.2 程序局部性

类型	定义
时间局部性	某位置被访问后，未来可能多次被访问
空间局部性	某位置被访问后，其附近位置即将被访问

【例4.2】分析 `sumvec()` 函数的程序局部性。

解：

- for循环体指令：顺序存放（空间局部性），执行1000次（时间局部性）
- 变量 `i`、`sum`：无空间局部性，有时间局部性
- 数组 `v[i]`：顺序存放，有空间局部性

4.5.3 Cache基本概念

命中 (Hit)： CPU要访问的数据在Cache中。

缺失 (Miss)： CPU要访问的数据不在Cache中。

命中率：

$$h = \frac{N_c}{N_c + N_m}$$

平均访问时间：

$$t_a = h \cdot t_c + (1 - h) \cdot t_m$$

访问效率：

$$e = \frac{t_c}{t_a} = \frac{1}{h + (1 - h) \cdot r}, \quad \text{其中 } r = \frac{t_m}{t_c}$$

主存地址 = 主存块地址 + 块内偏移 (offset)

图片信息：PPT第92页，图4.32 Cache和主存的地址格式

4.5.4 Cache读、写流程与关键技术

写入策略：

策略	原理	优点	缺点
写回法 (Write Back)	只改Cache，替换时才写回主存	写速度快	需脏位标记，数据暂时不一致
写穿法 (Write Through)	同时写Cache和主存	数据一致	写速度慢

写缺失处理：

方式	原理	适用
写分配 (Write Allocate)	调入Cache后再写	写回法
无写分配 (No Write Allocate)	直接写主存	写穿法

Cache四大关键技术：

1. 数据查找（相联存储器）
2. 地址映射
3. 替换策略
4. 写入策略

4.5.5 相联存储器 (CAM)

按内容访问 (Content Addressable Memory)，输入检索关键字key，输出对应的value。用于Cache查找表。

图片信息： PPT第104-105页，图4.35 相联存储器基本原理

4.5.6 地址映射

1、全相联映射

主存某块可映射到Cache任意块。

主存地址 = 主存块地址 (tag) + 块内偏移 (offset)

- 优点：Cache利用率高，冲突率低
- 缺点：需n路并发比较，硬件成本高，替换算法复杂

图片信息： PPT第110-111页，图4.36/4.37 全相联映射逻辑及硬件实现

2、直接相联映射

主存某块只能映射到Cache固定块：

$$i = j \bmod n$$

主存地址 = 区地址 (tag) + 行索引 (index) + 块内偏移 (offset)

- 优点：只需1路比较，硬件成本低
- 缺点：利用率低，冲突率高

【例4.3】 字长32位，直接相联映射，主存4MB，Cache 4KB，块长度8字。

解：

- 主存地址22位，Cache地址12位
- 块长度8字 = 32B，offset = 5 位
- index = 12 - 5 = 7 位，tag = 22 - 7 - 5 = 10 位
- 顺序访问0-99号单元10次：每块8字，首次访问每块不命中（共13次不命中），其余987次命中
- 命中率 $h = 987/1000 = 98.7\%$
- 平均访问时间 $t_a = 0.987 \times 20 + 0.013 \times 200 = 22.34\text{ns}$
- 访问效率 $e = 20/22.34 = 89.5\%$

图片信息： PPT第118-121页，例4.3详细解答

【例4.4】 主存256MB，指令/数据Cache分离，各8行，块大小64B，直接相联。程序A行优先访问，程序B列优先访问。

解：

- 主存地址28位，index = 3 位，offset = 6 位，tag = 19 位
- 每块16个int型数据
- 程序A（行优先）：第1次不命中载入16个数据，后续15次命中；命中率 = $15/16 = 93.75\%$
- 程序B（列优先）：每次访问不同行，全部不命中；命中率 = 0
- 程序A执行时间更短

图片信息：PPT第122-125页，例4.4详细解答

3、组相联映射

直接相联与全相联的折中。Cache分若干组，每组 k 行（ k 路组相联）。

$$i = j \bmod Q \quad (Q \text{ 为组数})$$

主存地址 = 标记 (tag) + 组索引 (index) + 块内偏移 (offset)

- $k = 1$ 时 → 直接相联映射
- $Q = 1$ 时 → 全相联映射

图片信息：PPT第126-130页，图4.41/4.42 组相联映射逻辑及硬件实现

三种映射方式对比：

映射方式	主存地址划分	比较路数	命中率	硬件成本
全相联	tag offset	n路	高	高
直接相联	tag index offset	1路	低	低
组相联	tag index offset	k路	中	中

4.5.7 替换算法

算法	英文	原理	特点
先进先出	FIFO	替换最先载入的块	开销小，未考虑局部性
最不经常使用	LFU	替换访问次数最少的块	历史统计，不能反映近期情况
近期最少使用	LRU	替换最久未被访问的块	符合局部性，命中率高，硬件复杂
随机替换	Random	随机选择替换	实现最简单，性能略差

【例4.5】 Cache有4行，访问序列：1,2,3,2,1,3,1,4,4,5,6,7,5,6,7,5。

- LFU命中率 = $5/16 = 31.25\%$
- LRU命中率 = $9/16 = 56.25\%$

图片信息：PPT第139-172页，例4.5 LFU和LRU详细访问过程表

4.5.8 写入策略

已在4.5.4节总结。

4.5.9 Cache应用

应用	说明
分离Cache	I-Cache（指令）和D-Cache（数据）分开
多级Cache	L1 → L2 → L3 → L4
软件Cache	磁盘缓存Buffer Cache、Web代理缓存

4.6 虚拟存储器

4.6.1 虚拟存储器的工作原理

利用"主存-辅存"存储层次，解决主存容量不足问题。

三个特性：

特性	说明
多次性	程序和数据可分多次调入内存
对换性	暂不使用的代码/数据可调至外存
虚拟性	逻辑上扩充内存容量

图片信息：PPT第178页，图4.45 虚拟存储器典型组织结构

4.6.2 虚拟存储器的地址映射与变换

三种地址空间：虚拟地址空间、主存物理地址空间、辅存地址空间。

三种类型：页式、段式、段页式。

4.6.3 页式虚拟存储器

1、地址划分：

$$VA = VPN + VPO$$

$$PA = PPN + PPO$$

- VPN: 虚页号; VPO: 虚拟页偏移
- PPN: 物理页号 (页框号); PPO: 物理页偏移 (= VPO)

2、页表:

- 页表项 (PTE) 包含: 有效位 + 物理页号 + 修改位 + 使用位 + 权限位
- 页表常驻主存, 首地址记录在**页表基址寄存器 (PTBR)** 中
- 每个进程一张独立的页表

图片信息: PPT第181-183页, 图4.47 页式逻辑结构

【例4.6】 主存16MB, 虚拟存储器4GB, 页面大小4KB。

解:

- 物理地址24位, 虚拟地址32位, 页内偏移12位
- 物理页号 = $24 - 12 = 12$ 位, 虚拟页号 = $32 - 12 = 20$ 位
- 页表项数量 = $2^{20} = 1,048,576$ 项
- VA = 00015240H: 虚页号 = 00015H, 查表有效位=1, 实页号 = 035H, PA = 035240H
- VA = 03FFF180H: 虚页号 = 03FFFH, 有效位=0, **缺页**

3、结合Cache的访问流程: 页表部分放在Cache中, 加速地址转换。

4、TLB (转换旁路缓冲区):

- 容量较小的Cache, 缓冲经常访问的页表项
- 大多采用全相联或组相联, 随机替换算法
- **快表 (TLB)** 按内容访问, **慢表 (主存页表)** 按地址访问

图片信息: PPT第190-192页, 图4.52/4.53/4.54 TLB转换逻辑

TLB/页/Cache命中组合:

序号	TLB	页	Cache	可能性
1	命中	命中	命中	可能 (最优路径)
2	命中	命中	缺失	可能
3	缺失	命中	命中	可能
4	缺失	命中	缺失	可能
5	缺失	缺失	缺失	可能 (最糟情况)
6	命中	缺失	缺失	不可能 (页缺失则TLB必缺失)
7	命中	缺失	命中	不可能
8	缺失	缺失	命中	不可能 (页缺失则数据不在主存)

【例4.7】 虚拟地址空间16MB，主存1MB，页面4KB，Cache直接相联8行，块大小32B。

解：

- 虚拟地址24位（虚页号12位 + 页偏移12位）
- 物理地址20位（页框号8位 + 页偏移12位）
- 物理地址划分：tag 12位 + index 3位 + offset 5位
- $VA = 001C60H$ ：虚页号=001H，查页表有效位=1，页框号=04H， $PA = 04C60H$ ；行索引=3，查Cache标记不匹配 → **Cache不命中**
- $VA = 024BACH$ ：TLB索引=0，标记=012H，查TLB有效位=1 → **页面在主存中**，页框号=1FH

实践训练（实验3）

1. Logisim中用ROM构建16×16点阵汉字字库存储系统
2. Logisim中用RAM构建支持8/16/32位数据访问的存储器
3. Logisim中设计直接相联、全相联、组相联映射Cache