

第8章_总线系统_知识点整理

第8章 总线系统

关联：本章是计算机组成原理的重要组成部分。总线是连接CPU、主存、I/O设备的枢纽，与第4章（存储系统）中主存与CPU的连接、第6章（中央处理器）中数据通路的设计、第9章（输入输出系统）中I/O接口密切相关。总线带宽计算也与第4章Cache性能分析中的带宽概念相呼应。

8.1 总线概述

8.1.1 总线分类

总线的定义：连接CPU、主存、I/O设备等计算机功能部件的公共信息传输线，在各部件之间传送地址、数据和控制信息。

- 同一时刻只允许一个功能部件向总线发送信息，但可以有多个设备同时接收

图片信息：PPT第4页，图8.1 总线连接与分散连接对比

- 按数据传送方向：单向传输总线 / 双向传输总线
- 按时序控制方式：同步总线 / 异步总线
- 按信号线功能：数据总线 / 地址总线 / 控制总线
- 按信号传输模式：并行传输总线 / 串行传输总线
- 按在计算机系统的位置：

类型	说明	示例
片内总线	芯片内部各部件之间的连接线	AMBA、Wishbone
系统总线	CPU直接连接主存、I/O模块，与CPU引脚直接相连	FSB、QPI、HT
I/O总线	连接中低速I/O设备，通过桥接器与高速总线连接	PCI、SATA、PATA
外部总线	计算机与外部设备之间的数据通信	USB、RS-232、IEEE 1394

系统总线的发展：

系统总线频率 = 外频 × 2 (DDR) 或 × 4 (QDR)

- 单总线 → 双总线 (VESA局部总线) → 三总线 → 高速前端总线FSB (南北桥) → QPI/HT/DMI

8.1.2 总线组成

总线系统组成: 传输线缆 + 总线控制器 (BIU)

总线接口功能: 设备寻址、设备控制、数据输入输出、速度缓冲、串并转换

图片信息: PPT第9页, 图8.2 总线互连方式

1、总线的功能:

总线类型	方向	功能
数据总线	双向	传输数据信息 (指令、状态等)
地址总线	单向	主存单元或I/O端口地址
控制总线	单向	控制命令和时序信号

2、总线复用技术:

- 一组传输线分时传送不同类型信息 (如地址/数据复用AD0~AD7)
- 优点: 减少引脚数目和布线空间
- 缺点: 控制复杂, 分时传送引起性能下降

3、总线设备分类:

类型	定义	示例
主设备	拥有总线控制权, 主动进行传输控制	CPU、DMA控制器
从设备	被主设备寻址访问	内存、I/O设备

图片信息: PPT第11页, 表8.1 主从设备举例

8.1.3 总线标准

总线标准包括四个方面的规范:

规范	内容
机械规范	物理连接方式、插头插座形状尺寸、引脚排列
电气规范	信号传递方向及有效电平

规范	内容
功能规范	每根线的功能约定
时序规范	各信号有效的时序关系

8.1.4 总线与三态门

三态门：低电平0、高电平1、高阻态Z

- $\text{Enable} = 1: Q = A$
- $\text{Enable} = 0: Q = Z$ （高阻态，与总线断开）

应用：

- 总线输出控制：同一时刻只有一个部件向总线输出
- 有向总线：单向总线（单工）、双向总线（半双工）

图片信息：PPT第13页，图8.3 三态门及其等效电路，图8.4 输出缓冲，图8.5 单/双向总线

8.1.5 总线性能指标

指标	定义
总线宽度	数据总线的根数（8/16/32/64位）
总线时钟频率	时钟频率越快，传输速率越高
总线传输周期	一次总线操作完成所需时间（申请+寻址+传输+结束）
单时钟传输次数	一个时钟周期内传输数据的次数（DDR=2，QDR=4）
总线带宽	总线上最大数据传输速率
总线负载能力	总线上能同时连接的设备数

同步总线带宽公式：

$$\text{总线带宽} = \text{总线宽度} \times \text{总线时钟频率} \times \text{单时钟传输次数}$$

图片信息：PPT第15页，表8.2 常见总线带宽

【例8.1】某32位同步总线时钟频率400MHz，每个周期传输1个字。优化为64位宽+QDR技术（每周期4次），求总线带宽及提高倍数。

解：

$$\text{优化前} = 4\text{B} \times 400\text{MHz} \times 1 = 1.6\text{GB/s}$$

$$\text{优化后} = 8\text{B} \times 400\text{MHz} \times 4 = 12.8\text{GB/s}$$

$$\text{提高倍数} = 12.8/1.6 = 8\text{倍}$$

8.2 总线传输机制

8.2.1 总线传输过程

一次完整总线传输的4个阶段：

阶段	内容
请求阶段	主设备发出总线请求，控制器分配使用权（含传输请求+总线仲裁）
寻址阶段	主设备发出从设备地址和控制命令
传输阶段	主从设备之间进行数据传输
结束阶段	主设备撤销请求，释放总线控制权

总线事务：一对主从设备之间的一次信息交换。

事务类型	说明
普通模式	1个寻址阶段 + 1个数据阶段，效率低
突发（猝发）模式	1个寻址阶段 + 多个数据阶段，效率高

图片信息：PPT第17页，图8.6 普通模式和突发模式对比

8.2.2 总线的信息传送

1、信息的传送方式：

方式	特点	适用
并行传送	速度快，线数多，有高频障碍	系统总线
串行传送	成本低，距离远，速率较低	高速串行总线
并串行传送	组内并行，组间串行	8088 CPU（16位→8位）
分时传送	总线复用或共享总线分时使用	—

串行传送方向分类：

方式	传输方向
单工	只能A→B
半双工	A→B或B→A，但不能同时进行

方式	传输方向
全双工	A→B和B→A同时进行

图片信息：PPT第18-19页，图8.7 并行/串行传送，图8.8 三种数据传输方式

同步串行通信：统一时钟，多个字节组成信息帧，帧头为同步字符，帧尾为结束字符，中间为数据和CRC校验。

图片信息：PPT第20页，图8.9 同步串行传输帧格式

异步串行通信：各自独立时钟，按字符传输，每帧包括：1起始位（低电平）+ 5~7位数据 + 奇偶校验位 + 1~2停止位（高电平）。

图片信息：PPT第21页，图8.10 异步串行传输帧格式

波特率 vs 数传率：

- **波特率：**每秒传送的二进制位数 (bit/s)
- **数传率 (比特率)：**每秒传送的有效数据位 (数传率 < 波特率)

直流平衡问题：多个连续"1"或"0"可能造成接收错误。

编码方式：

编码	效率	应用
8bit/10bit	80%	USB 3.0、PCIe、SATA
64bit/66bit	97%	—
128bit/130bit	98.5%	—

串行总线带宽公式：

$$\text{串行总线带宽} = \text{总线时钟频率} \times \text{编码效率} \times \text{并发通路数}$$

图片信息：PPT第23页，表8.3 常见串行总线带宽

2、数据传送模式：

模式	说明
读/写操作	从设备→主设备 / 主设备→从设备
块传送操作	给出起始地址，逐个读写（突发传送）
写后读/读修改写	一次地址完成先写后读或先读后写
广播/广集操作	一对多写 / 多个从设备数据逻辑与/或

8.2.3 总线仲裁

总线仲裁：多个主设备竞争总线使用权时的分配机制。

1、集中式仲裁

(1) 链式查询方式（菊花链）：

- 3根控制线：BR（总线请求）、BG（总线许可）、BS（总线忙）
- 优点：结构简单，控制线少，扩充容易
- 缺点：优先级固定，高优先级设备可能导致低优先级设备**饥饿**

图片信息：PPT第28页，图8.11 链式查询方式

(2) 计数器定时查询方式：

- 用计数器地址线代替BG线
- 计数器初值可程序设定，可动态改变优先级
- 控制线数量： $2 + \lfloor \log_2 n \rfloor$

图片信息：PPT第29页，图8.12 计数器定时查询方式

(3) 独立请求方式：

- 每个主设备有专属的BR_i和BG_i
- 优点：优先级最灵活，并行仲裁，响应快
- 缺点：控制线最多（ $2n + 1$ 根），控制器最复杂

图片信息：PPT第30页，图8.13 独立请求方式

2、分布式仲裁

类型	原理	控制线
自举分散式	监测更高优先级设备的请求信号	$n + 1$ （SCSI总线）
并行竞争	编码方式表示仲裁号，高位到低位比较	$1 + \lfloor \log_2 n \rfloor$ （Futurebus+）
冲突检测	冲突时延迟后重新申请	—（以太网）

图片信息：PPT第31-32页，图8.14 自举分散式仲裁

8.2.4 总线定时

1、同步定时

通信双方在统一总线时钟控制下传输。

- 优点：协调简单，传输速率高
- 缺点：时钟频率取决于最慢设备，总线不能太长

图片信息：PPT第33-34页，图8.15 同步读时序，图8.16 同步写时序

【例8.4】 某总线时钟频率1GHz，每次传输需1个时钟周期，数据总线64位，存储周期2个时钟周期，求同步方式下读一个存储字的数据传输率。

解：

$$\text{总线时钟周期} = 1/1\text{GHz} = 1\text{ns}$$

$$\text{总时间} = 1\text{ns} (\text{寻址}) + 2\text{ns} (\text{存储器读}) + 1\text{ns} (\text{取走数据}) = 4\text{ns}$$

$$\text{数据传输率} = 64\text{位}/4\text{ns} = 8\text{B}/4\text{ns} = 2\text{GB/s}$$

2、异步定时

通过握手协议进行异步通信，无时钟信号。

- 优点：高速/慢速设备可通信，传输距离长
- 缺点：控制复杂

图片信息：PPT第36页，图8.17/8.18 异步读/写时序

三种握手方式：

方式	握手次数	特点
非互锁	1次	无同步机制，可能数据丢失
半互锁	2次	REQ撤销依赖ACK，可能死锁
全互锁	3次	双向严格同步，最可靠

图片信息：PPT第37-40页，图8.19 三种握手方式，图8.20 全互锁读时序

3、半同步定时

同步定时 + 等待信号Wait，存储器未准备好时插入等待周期Tw。

图片信息：PPT第41页，图8.21 半同步读时序

4、分离事务通信方式

主设备发出请求后释放总线，从设备准备好数据后重新申请总线并发送数据。大大提高总线利用率，控制更复杂。PCIe、SCSI支持。

8.3 总线结构

8.3.1 单总线结构

只有一条系统总线，所有设备通过I/O接口与总线相连。

- 优点：结构简单，使用灵活，扩充容易
- 缺点：高速设备特性得不到发挥，总线负载重

图片信息：PPT第43页，图8.22 单总线结构

8.3.2 双总线结构

类型	结构
以主存为中心	系统总线 + 存储总线，CPU通过存储总线访问主存
采用桥接器	系统总线（局部总线）+ I/O总线，桥接器连接

图片信息：PPT第44页，图8.23/8.24 两种双总线结构

8.3.3 三总线结构

HOST总线（CPU总线）+ PCI总线 + ISA总线（遗留总线）

- PCI桥连接HOST和PCI；PCI/ISA桥连接PCI和ISA

图片信息：PPT第45页，图8.25 三总线结构及南北桥结构

8.3.4 高性能总线结构

1、采用前端总线FSB的南北桥结构

- 北桥（MCH）：连接CPU、AGP显卡、内存、南桥
- 南桥（ICH）：集成IHA Hub接口、中断控制器、IDE/SATA/USB/PCI等
- FSB带宽： $100\text{MHz} \times 4 \times 8\text{B} = 3.2\text{GB/s}$ （QDR技术）
- 内存带宽： $100\text{MHz} \times 2 \times 8\text{B} \times 2\text{通道} = 3.2\text{GB/s}$

图片信息：PPT第46-47页，图8.26 FSB结构，图8.27/8.28 前端总线和南桥

2、采用QPI总线的南北桥结构

- QPI总线代替FSB连接CPU和北桥
- DMI总线代替IHA连接北桥和南桥
- DDR3内存直接与CPU连接（3通道）

QPI总线带宽：

$$\text{QPI带宽} = 6.4\text{GT/s} \times 2\text{B} \times 2 (\text{双向}) = 25.6\text{GB/s}$$

图片信息：PPT第48-49页，图8.29/8.30 QPI总线结构

3、无北桥芯片的CPU+PCH结构

- PCI Express集成到CPU中
- CPU通过DMI总线与南桥芯片PCH（Platform Controller Hub）相连
- 无北桥芯片

图片信息：PPT第50页，图8.31 CPU+PCH结构

8.4 常用总线

8.4.1 常用片内总线

总线	全称	特点
AMBA	Advanced Microcontroller Bus Architecture	ARM公司开放标准，最新AXI面向高性能
Wishbone	—	Silicore公司开源并行总线标准

8.4.2 常用系统总线

总线	全称	数据位宽	时钟频率	带宽
ISA	Industry Standard Architecture	16位	8.3MHz	16MB/s
MCA	Micro Channel Architecture	16/32位	10MHz	40MB/s
EISA	Extended ISA	32位	8.3MHz	33MB/s
VESA	Video Electronics Standards Assoc.	32位	33MHz	133MB/s
PCI	Peripheral Component Interconnect	32位	33/66MHz	133/266MB/s
FSB	Front Side Bus	64位	—	3.2GB/s (QDR)
IHA	Intel Hub Architecture	—	—	266MB/s~1GB/s
HT	Hyper Transport	—	—	25.6GB/s (3.1)
QPI	Quick Path Interconnect	—	—	25.6GB/s
DMI	Direct Media Interface	—	—	2~8GB/s (双…

图片信息：PPT第52-56页，各种系统总线插槽实物图

8.4.3 常用I/O总线

总线	全称	特点
AGP	Accelerated Graphics Port	显卡专用，最高2.1GB/s
PCIe	PCI Express	串行、点到点，x1/x4/x16，最高80GB/s
LPC	Low Pin Count	代替ISA，连接老旧设备
SPI	Serial Peripheral Interface	Motorola，3~4线全双工，50Mbit/s
I2C	Inter-Integrated Circuit	Philips，2线半双工，3.4Mbit/s
SMBus	System Management Bus	Intel，基于I2C，2线
ATA/IDE	Advanced Technology Attachment	硬盘接口，最高133MB/s
SATA	Serial ATA	7线，3.0达600MB/s
SCSI	Small Computer System Interface	并行，最高640MB/s
SAS	Serial Attached SCSI	与SATA兼容
Fiber Channel	光纤通道	第7代25.6GB/s

图片信息：PPT第57-63页，各种I/O总线插槽和接口实物图

8.4.4 常用外部总线

总线	全称	特点
RS-232-C	Recommended Standard 232	串口，9/25引脚，最大19.2kbit/s，20m
RS-485	—	半双工，2线，远距离上千米
IEEE-488	—	并口，8位，最大1MB/s
USB	Universal Serial Bus	星型树状，最多127设备，3.0达500MB/s
IEEE 1394	Fire Wire	高速异步串行，400MB/s
Thunderbolt	雷电接口	最新版40Gbit/s
InfiniBand	—	服务器间通信，最高4800Gb/s
VGA	Video Graphics Array	模拟视频传输
DVI	Digital Visual Interface	数字视频接口

总线	全称	特点
HDMI	High Definition Multimedia Interface	音视频同传，2.1版48Gbps
RJ45	Registered Jack 45	8触点网络接口
PS/2	Personal System 2	键盘鼠标接口

图片信息：PPT第64-68页，各种外部接口实物图