

第9章_输入输出系统_知识点整理

第9章 输入输出系统

关联：本章是计算机组成原理的重要组成部分，与第6章（中央处理器）中的中断处理机制、第8章（总线系统）中的总线结构和仲裁机制密切相关。程序中断控制方式（9.5节）是第6章7.3节中断控制器的应用扩展，DMA方式（9.6节）涉及总线控制权的转移。

9.1 输入输出设备与特性

9.1.1 输入输出设备

输入输出系统用于实现CPU与外部设备、外部设备与主存之间的信息交换。

输入输出设备分类：

类型	示例
输入设备	键盘、鼠标、扫描仪、摄像头
输出设备	显示器、打印机
输入输出设备	磁盘、网卡

9.1.2 输入输出设备的特性

特性	说明
异步性	CPU与外部设备速度相差巨大，必须采用异步方式交换数据
实时性	设备准备好数据后，CPU应及时处理，否则可能丢失数据或导致灾难
独立性	外部设备采用标准总线接口与CPU连接，使I/O与具体设备类型无关

9.2 I/O接口

9.2.1 I/O接口的功能

所有I/O设备均通过I/O接口（总线接口）与总线相连，CPU使用设备地址经总线与I/O接口通信。

I/O接口的七大功能：

功能	说明
设备寻址	接收总线地址信息，经译码选择对应设备的寄存器或存储器
数据交互	实现外部设备、主存与CPU之间的数据交换（最基本功能）
设备控制	传送CPU命令
状态检测	反映外部设备的工作状态
数据缓冲	匹配CPU与外部设备的速度差距
格式转换	数据格式转换或逻辑电平信号转换
其他	中断、时序控制、数据检错纠错等

9.2.2 I/O接口的结构

I/O接口内部包括两部分：

- **总线接口**：按总线标准设计的标准部分
- **内部接口**：因设备而异的非标准部分

基本功能部件：

部件	英文	说明
数据缓冲寄存器	DBR	暂存传输数据
设备状态寄存器	DSR	反映设备工作状态
设备命令寄存器	DCR	接收CPU控制命令
设备存储器	—	如显卡中的显存
地址译码器	—	地址译码
数据格式转换逻辑	—	串并/并串转换

图片信息： PPT第6页，图9.1 I/O接口通用结构

9.2.3 I/O接口的编址

1、统一编址（内存映射编址，Memory-mapped）：

- 外部设备与内存地址统一编址，逻辑上处于同一地址空间
- 通过不同地址区域区分访问内存还是外部设备
- 不需要专用I/O指令，访存指令即可访问外部设备
- I/O地址空间不能使用Cache缓存（设备状态动态变化）
- C语言中接口变量应声明为 `volatile` 型

图片信息：PPT第7页，图9.2 I/O设备统一编址地址空间

2、独立编址（端口映射编址，Port-mapped）：

- I/O地址空间与主存地址空间相互独立
- 需要特殊的I/O指令访问外部设备
- 例：80386主存空间4GB（00000000H~FFFFFFFFH），I/O空间64KB（0000H~FFFFH）
- 访存用MOV指令，访外用IN/OUT指令

图片信息：PPT第8页，表9.1 常见I/O端口，图9.3 Windows系统I/O编址

9.2.4 I/O接口的软件

操作系统中I/O软件的三个层次：

层次	说明	工作态
I/O库	C语言stdio.h（printf、scanf等），与OS无关	用户态
系统调用库	UNIX的open、read、write等，屏蔽设备细节	内核态
设备驱动程序	通过I/O/访存指令访问DBR、DCR、DSR	内核态

图片信息：PPT第9页，图9.4 操作系统中的I/O软件层次

9.2.5 I/O接口的分类

分类标准	类型
数据传送方式	并行接口、串行接口
灵活性	可编程接口、不可编程接口
通用性	通用接口（USB）、专用接口（SATA）
通信方式	同步接口、异步接口
访问设备方式	直接传送、程序控制、程序中断、DMA、通道

9.3 数据传输控制方式

9.3.1 五种I/O控制方式

方式	英文	核心思想	特点
程序控制方式	Programmed I/O	CPU查询设备状态，就绪后传输	软硬件简单，CPU效率低

方式	英文	核心思想	特点
程序中断控制方式	Interrupt-driven I/O	设备就绪后主动发中断请求	CPU与外设并行，效率高
DMA方式	Direct Memory Access	DMAC控制设备与内存直接交换	适合大批量数据传输
通道方式	Channel I/O	通道处理器独立执行I/O程序	进一步减少CPU中断次数
外围处理器方式	PPU	独立的I/O处理机	用于大中型计算机

图片信息：PPT第12页，图9.5 I/O控制方式（主要由软件实现→主要由硬件实现）

9.4 程序控制方式

9.4.1 简单设备查询流程

程序控制方式分为：

- 程序查询方式（轮询Polling）：有条件传送
- 直接传送方式：无条件传送

键盘和字符显示设备的I/O地址：

图片信息：PPT第13页，表9.2 设备I/O地址

设备	寄存器	内存映射地址	端口映射地址
键盘	DBR	0xFFFF0004	0x0004
键盘	DSR	0xFFFF0000	0x0000（最低位Ready）
字符显示	DBR	0xFFFF000C	0x000C
字符显示	DSR	0xFFFF0008	0x0008（最低位Ready）

图片信息：PPT第14页，图9.6a/9.6b 键盘/字符终端程序查询流程及MIPS和x86代码

9.4.2 复杂设备程序查询流程

增加设备状态正常性查询和数据准备好查询，负责启动和传参。

- ①查询设备状态 → ②设备就绪 → ③发送命令与参数启动设备
- ④不断查询设备状态 → ⑤设备就绪 → ⑥实际数据传输

图片信息：PPT第15页，图9.7 复杂设备的程序查询流程

9.4.3 程序查询特点

1、忙等待 (Busy-waiting):

- 独占式查询，设备准备数据阶段CPU不能执行其他任务
- 缺点：CPU浪费大量时间轮询

图片信息： PPT第16页，图9.8a 独占式查询程序运行轨迹

2、定时轮询 (Polling):

- CPU启动设备后启动定时中断，挂起当前进程调度其他进程运行
- 定时时间到后执行中断服务程序查询设备状态
- 优点：CPU可执行其他任务，避免轮询等待
- 关键：定时时间间隔（过短则中断开销大，过长则数据处理不及时）

图片信息： PPT第17页，图9.8b 定时轮询程序运行轨迹

【例9.1】 程序查询方式采用定时轮询，每次中断服务400个时钟周期，CPU时钟频率200MHz。

(1) 鼠标以字节传输，每秒50次轮询，每次传输13个时钟周期

$$\text{CPU每秒鼠标I/O时间} = (400 + 13) \times 50 \times T = 20650T = 0.00010325\text{s}$$

$$\text{CPU时间占用率} = 0.010325\%$$

(2) 硬盘以512字节扇区传输，启动90周期，传输1555周期，访问速率20MB/s

$$\text{每秒传输次数} = \frac{20\text{MB}}{512\text{B}} = 39062.5\text{次/s}$$

$$\text{每次开销} = (90 + 400 + 1555)T = 2045T = 10.225\text{ns}$$

$$\text{CPU时间占用率} = 10.225\text{ns} \times 39062.5 = 39.94\%$$

(3) 硬盘以字节为单位传输，读出1字节转存内存需15周期

$$512\text{字节传输开销} = (90 + 400 + 15) \times 512 \times T = 258560T = 1292.8\text{ns}$$

$$\text{CPU时间占用率} = 1292.8\text{ns} \times 39062.5 = 5050\%$$

即CPU全部时间用于硬盘也达不到20MB/s，最高速率仅 $512\text{B}/0.0012928\text{s} \approx 0.396\text{MB/s}$ 。

9.5 程序中断控制方式

9.5.1 中断的基本概念

中断 (Interrupt)： 外部设备向CPU发出的请求，要求CPU暂停当前程序，转去执行中断服务程序，处理完毕后返回断点继续执行。

1、中断的作用：

作用	说明
提升并行性	CPU与外设并行工作
程序调试	设置断点观察中间结果
故障处理	及时处理软硬件故障和异常
实时处理	确保实时数据被及时处理
人机交互	键盘、鼠标通过中断实现对话
多任务	时间片轮转借助定时中断实现
多处理器交互	处理器间信息交换和任务切换

2、中断的基本类型：

图片信息：PPT第23页，图9.10 根据中断来源的分类

分类标准	类型	说明
来源	内部异常 / 外部中断	见6.7.1节
实现	硬件中断 / 软件中断	终止=硬件中断；故障、自陷=软件中断
产生方式	自愿中断 / 强迫中断	自愿=事先安排（syscall）；强迫=随机产生
屏蔽性	可屏蔽中断 / 不可屏蔽中断	INTR与IE/IF逻辑与；NMI直接送CPU
向量方式	向量中断 / 非向量中断	向量=硬件提供入口地址
嵌套性	单级中断 / 多重中断	单级=不响应其他中断；多重=可嵌套

图片信息：PPT第25页，图9.11 单级中断和多重中断处理示意图

3、中断优先级与中断屏蔽：

响应优先级（硬件固定）：

不可屏蔽中断 > 内部异常 > 可屏蔽中断

DMA中断 > I/O中断

高速设备 > 低速设备， 输入设备 > 输出设备

处理优先级：利用中断屏蔽技术动态调整。

中断屏蔽寄存器（IMR）：

- IMR值称为中断屏蔽字，"1"=屏蔽，"0"=允许
- 不使用屏蔽技术时，处理优先级=响应优先级

图片信息：PPT第27页，图9.12 中断屏蔽字，图9.13 中断屏蔽技术原理

【例9.3】 A、B、C三个中断源，响应优先级 $A > B > C$ ，支持多重嵌套。

(1) 原始屏蔽字（处理优先级 = 响应优先级 = $A > B > C$ ）：

图片信息：PPT第28页，图9.14a CPU运行轨迹（先执行A，再B，再C）

(2) 修改后屏蔽字（处理优先级 = $C > B > A$ ，响应优先级仍为 $A > B > C$ ）：

响应顺序：A→B→C；中断服务顺序：C→B→A

图片信息：PPT第29页，图9.14b CPU运行轨迹

设备	原始屏蔽字(A/B/C)	修改后屏蔽字(A/B/C)
A	1/1/1	1/0/0
B	0/1/1	1/1/0
C	0/0/1	1/1/1

9.5.2 中断请求

1、中断请求信号的传送方式：

方式	说明
独立请求方式	每个中断源有独立的INTR和INTA线
链式请求方式	多个中断源共用INTR和INTA线（硬件/软件查询法）
中断控制器方式	所有中断源通过独立请求连中断控制器，控制器再连CPU（如8259）
分组链式	独立请求与链式请求的折中

图片信息：PPT第30页，图9.15 中断请求信号的传输方式

2、中断请求的硬件支撑：

寄存器	英文	功能
中断请求寄存器	IRR	存放中断字
中断屏蔽寄存器	IMR	"1"屏蔽，"0"允许
中断服务寄存器	ISR	存放正在被服务的中断请求
中断优先级排队电路	PR	多个中断请求的优先级排队
中断允许触发器	IE/IF	"1"开中断，"0"关中断

图片信息：PPT第31-32页，图9.16 中断请求硬件支持，图9.17 中断控制器工作流程

9.5.3 中断响应

CPU响应中断的条件：

1. 中断请求未被屏蔽 ($IMR[i]=0$)
2. 没有更高优先级的其他中断请求 ($i > ISR$)
3. 符合嵌套条件 (如正在执行中断服务)
4. 开中断状态 ($IE/IF=1$)；内部异常和NMI不受此限
5. 已执行完一条指令的最后一个状态周期

中断响应过程 (中断隐指令)：关中断 → 保存断点 → 中断识别

9.5.4 中断识别

1、中断号：每个设备中断源的唯一编号。

- x86计算机共256个中断号 (0~255)

图片信息：PPT第34页，表9.4 8086中断号分配

2、中断向量表：

- 存放在内存中，内容为中断向量 (中断服务程序入口地址)
- 向量地址：中断向量在中断向量表中的地址
- 8086：每个中断向量4字节 (CS 2字节 + IP 2字节)，共 $256 \times 4 = 1KB$ ，存放在0000H~03FFH
- 假设中断号为 n ，则向量地址 $= n \times 4$

图片信息：PPT第35页，图9.18 中断向量表结构，图9.19 8086中断向量表

9.5.5 中断处理

1、中断服务程序与子函数的差异：

对比项	中断服务程序	子函数
调用方式	随机调用 (隐式)	显式调用 (call/jal)
保存修改PC	中断隐指令完成	调用指令实现
入口地址	中断识别给出	调用指令给出
现场内容	更多 (含调用者保存寄存器)	较少 (被调用者保存寄存器)
返回指令	x86: iret / MIPS: eret	x86: ret / MIPS: jr \$ra

2、单级中断处理流程：

中断响应 → 保护现场 (push) → 中断服务 → 恢复现场 (pop) → 开中断 → 中断返回

图片信息：PPT第37页，图9.20a 单级中断处理流程

3、多重中断处理流程：

中断响应 → 保护现场+设置屏蔽字 → 开中断 → 中断服务 → 关中断 → 恢复现场+恢复屏蔽字 → 发送EOI → 开中断 → 中断返回

图片信息：PPT第38-39页，图9.20b 多重中断处理流程及x86实例代码

【例9.4】 中断驱动I/O，CPU时钟200MHz，硬盘512字节扇区，启动90周期，中断服务400周期，传输1555周期，速率20MB/s。

(1) CPU占用率：

$$\text{每次传输开销} = 90T + 400T + 1555T = 2045T$$

$$\text{每秒传输次数} = \frac{20\text{MB}}{512\text{B}} = 39062.5\text{次/s}$$

$$\text{CPU占用率} = 2045T \times 39062.5 = \frac{2045}{200} \times 10^{-6} \times 39062.5 = 39.94\%$$

(2) 速率提高到60MB/s：

$$\text{CPU占用率} = \frac{60}{20} \times 39.94\% = 119.82\%$$

即使CPU完全服务硬盘，最高只能达到 $(100/119.82) \times 60 = 50.07\text{MB/s}$ 。

9.6 DMA方式

9.6.1 DMA的基本概念

DMA (Direct Memory Access)：由DMAC临时接管总线，代替CPU控制外部设备和内存之间的批量数据交换，数据不经过CPU寄存器中转。

DMA三种阶段：

阶段	说明	CPU参与
传输前（预处理）	CPU设置DMA参数（主存起始地址、数据块长度、传输方向），启动设备	是
传输中	DMAC申请总线控制权，完成设备与内存数据交互	否（执行其他程序）
传输后（后处理）	DMAC通过中断请求CPU进行数据缓冲区和DMAC后处理	是

DMA与中断方式的区别：

对比项	DMA方式	中断方式
请求对象	总线控制权	CPU时间
响应时机	任何机器周期结束	指令周期结束
数据传输	额外硬件实现，不改CPU现场	CPU执行程序，需保护恢复现场
适用范围	仅数据传输	数据传输+随机事件处理

9.6.2 内存争用问题

DMA传送时DMAC与CPU争用内存的三种解决方法：

方法	原理	优点	缺点
停止CPU访问	DMA期间CPU不能访存	控制简单	CPU长期不能访存，内存利用率低
交替访问	内存周期分两段，分别给DMAC和CPU	不需申请/交还总线	增加存储周期，可能浪费时间片
周期挪用（窃取）	DMAC需访存时CPU暂停一个存储周期	对CPU影响最小	—

周期挪用是DMA传送的**主要方法**。

图片信息：PPT第44页，图9.21 三种DMA传送方式

9.6.3 DMA控制器

DMAC基本结构：

部件	功能
地址计数器	初始值为数据块起始地址，每传送1个字/字节自动+1
字计数器	初始值为数据块长度，每传送1个字/字节自动-1
数据缓冲寄存器DBR	从设备时接收CPU数据；主设备时暂存数据
命令寄存器DCR	接收CPU控制命令
状态寄存器DSR	向CPU反馈DMAC状态
DMA控制逻辑	控制和时序电路，支持中断机制

DMA传输控制4个信号：

信号	方向	说明
DREQ	设备→DMAC	DMA请求
HOLD	DMAC→CPU	总线请求
HLDA	CPU→DMAC	总线响应
DACK	DMAC→设备	DMA响应

- DMA前/后：DMAC是从设备；DMA中：DMAC是主设备
- **第三方DMA**：独立DMAC；**第一方DMA**：DMAC集成到I/O接口中（现代主流）

图片信息：PPT第46页，图9.22 DMA控制器基本结构

9.6.4 DMA传输流程

周期挪用方式的DMA读操作流程：

1. **DMA准备阶段（预处理）**：初始化DMA、启动设备、其他进程运行
2. **数据传输阶段**：设备准备数据 → 设备发DMA请求 → DMAC申请总线 → 总线仲裁授权 → DMA数据传输 → 传输控制（无需CPU参与）
3. **DMA结束阶段（后处理）**：CPU执行中断服务程序

图片信息：PPT第47页，图9.23 DMA读操作详细流程

【例9.5】 磁盘DMA传输速率20MB/s，预处理200周期，中断处理400周期，平均传输512B。

$$\text{每秒传输次数} = \frac{20\text{MB}}{512\text{B}} = 39062.5\text{次/s}$$

$$\text{CPU参与时间} = 200T + 400T = 600T$$

$$\text{CPU占用率} = 600T \times 39062.5 = 600 \times \frac{1}{200} \times 10^{-6} \times 39062.5 = 11.72\%$$

若采用4KB传输单位：

$$\text{CPU占用率} = 600T \times \frac{20\text{MB}}{4\text{KB}} = 600 \times \frac{1}{200} \times 10^{-6} \times 4882.8125 = 1.46\%$$

三种方式CPU占用率对比：

方式	CPU占用率（20MB/s）
程序查询（字节传输）	5050%
程序中断	39.94%
DMA（512B）	11.72%
DMA（4KB）	1.46%

9.7 通道方式

9.7.1 通道的基本概念

通道控制器：专门的I/O处理器（IOP），从CPU中分离出外部设备管理、操作控制及数据传输功能。

通道功能：

- 根据CPU要求组织设备与系统连接
- 通过设备控制器向设备发出操作命令
- 指出数据在设备中的位置和在内存缓冲区的位置
- 检查设备和设备控制器的工作状态
- 向CPU反映设备、控制器及通道本身的状态信息
- 进行必要的信息格式变换

9.7.2 通道的类型

类型	传送单位	特点	适用设备
字节多路通道	字节	各设备以字节为单位交叉使用通道	低速设备（打印机）
选择通道	数据块	设备独占通道直到数据传完	高速设备（IDE硬盘）
成组多路通道	数据组（…	多设备以块为单位交叉使用通道	中高速设备（SCSI磁…

图片信息：PPT第50-51页，图9.24 字节多路通道，图9.25/9.26 选择通道

9.7.3 CPU对通道的控制

1. 执行I/O指令 `START I/O` 启动通道
2. 处理来自通道的中断请求（异常处理、传输后处理）

9.7.4 通道结构的发展

类型	说明	应用
I/O处理器（IOP）	与CPU并行工作，提供高速DMA处理能力	中小型及微型计算机
外围处理器（PPU）	独立于CPU工作，有自己的指令系统	大型、高效率计算机

9.8 常见I/O设备

9.8.1 键盘

- 触点式/无触点式按键开关
- 薄膜键盘、机械键盘、静电电容键盘
- 全编码键盘/非编码键盘

9.8.2 鼠标

- 机械式鼠标：底部有可自由滚动的球
- 光电式鼠标：采用"光眼"技术，可在任何非反光表面使用

9.8.3 打印机

类型	说明
针式打印机	击打式，字车传动+打印针控制+色带驱动+走纸机构
喷墨打印机	非击打式，连续式/随机式喷墨
激光打印机	激光扫描+电子成像，过程：充电→曝光→显影→转印→定影→消电→清洁

9.8.4 显示器

主要性能指标：

指标	说明
分辨率	1024×768、1920×1080、4096×2160（4K）、7680×4320（8K）
长宽比	4:3、16:9、21:9
灰度级	8位=256级，32位=约43亿级颜色
刷新频率	60Hz~240Hz

显存容量与带宽：

$$\text{显存容量} = \text{分辨率} \times \text{灰度级位数}$$

$$\text{显存带宽} = \text{分辨率} \times \text{灰度级位数} \times \text{刷新频率}$$

【例9.6】 分辨率1024×768，24位真彩色，刷新频率72Hz。

(1) 显存容量：

$$\text{显存容量} = 1024 \times 768 \times 24 / 8 = 2304\text{KB}$$

(2) 显存总带宽（保留50%用于非刷新功能）：

$$\text{刷新带宽} = 2304\text{KB} \times 72\text{Hz} = 165888\text{KB/s} \approx 170\text{MB/s}$$

$$\text{显存总带宽} = 170 \times 2 = 340\text{MB/s}$$

(3) 提高显存带宽措施：高速DRAM芯片、多体交叉结构、提高内部总线宽度、双端口存储器结构。

9.8.5 硬盘存储器

磁盘技术指标：

指标	说明
存储密度	道密度TPI + 位密度BPI
存储容量	盘片数 $\times$ 2 $\times$ 磁道数 $\times$ 扇区数 $\times$ 扇区容量
平均定位时间	寻道时间 (4~10ms) + 等待时间 (与转速有关)
数据传输速率	位密度M $\times$ 转速V (bit/s)

9.8.6 磁盘阵列 (RAID)

RAID特征：扩充容量、多块磁盘并发提升性能、校验编码提高可靠性。

级别	特点
RAID 0	性能高，可靠性不高
RAID 1	可用性高，读操作比例高
RAID 2	成本较高，很少使用
RAID 3/4	RAID 4不适合大量写操作
RAID 5	大小数据读写性能都好，应用最广泛
RAID 6	支持两块磁盘同时故障

9.8.7 光盘存储器

分类标准	类型
访问模式	只读型CD-ROM、一次写入WORM、可擦重写ReWrite、直接重写OverWrite
容量	CD、DVD、蓝光BD

实践训练 (实验6)

1. 在MARS仿真器中利用虚拟键盘和字符终端实现程序查询方式和程序中断方式I/O，比较二者不同
2. 在Logisim中为单周期/单总线MIPS处理器增加中断机制，使其能接收外部按键中断