# طراحی به شیوه سنتی مدارهای MOS

## Nasser Mozayani

School of Computer Engineering
Iran University of Science and Technology

# طراحی مدارات MOS

$$V_{tn}pprox 0.7 v$$
  $V_{eff}=V_{GS}-V_{tn}>0$   $V_{tp}pprox -0.7 v$   $V_{eff}=V_{SG}-\left|V_{tp}\right|=V_{SG}+V_{tp}>0$   $V_{tp}$  PMOS و برای یک ترانزیستور PMOS  $V_{tp}pprox -0.7 v$   $V_{eff}=V_{SG}-\left|V_{tp}\right|=V_{SG}+V_{tp}>0$   $V_{tp}$ 

$$I_{D} = \mu_{n} \frac{W}{L} C_{ox} \left[ (V_{GS} - V_{tn}) V_{DS} - \frac{V_{DS}^{2}}{2} \right]$$
 
$$V_{DS} < V_{eff}$$


$$I_{D} = \frac{\mu_{n} C_{ox} W}{2} (V_{GS} - V_{tn})^{2}$$

$$V_{DS} > V_{eff}$$

- فنآوری شبه NMOS: ترانزیستورهای کانال n با یک ترانزیستور کانال

- با بارگذاری خازنی کم نسبتاً سریع
- یک مدار مجتمع نوین حاوی میلیونها گیت نمی تواند فقط با استفاده از گیت های شبه NMOS پیاده سازی شوند به دلیل مصرف استاتیک
- با این وجود این مدارها ساده هستند، جای کمی می گیرند و همیشه بار کوچکی برای طبقات قبلی خود محسوب می شوند


- - فنآوری شبه NMOS یک تقویت کننده سورس مشترک با بار منبع جریان
- اگر ولتاژ ورودی گیت کمتر از ولتاژ آستانه  $\mathbf{Q}_1$  باشد، آنگاه  $\mathbf{Q}_1$  قطع میشود و  $\mathbf{I}_{\mathsf{L}}$  خازنهای بار را تا سطح ولتاژ بالا (بطور ایدآل  $\mathbf{V}_{\mathsf{DD}}$ ) شارژ خواهد کرد
- اگر ورودی بالا باشد  $Q_1$  در ابتدا به طور چشمگیری جریان بیشتری را نسبت به  $I_L$  هدایت خواهد کرد و خازن بار تا سطح ولتاژ پایین تخلیه می شود. سپس  $V_{DS-1}$  کمتر از  $V_{GS-1}$  مؤثر خواهد بود، و  $V_{GS-1}$  به ناحیه خطی وارد می شود که باعث می شود که جریان آن تا حد  $I_L$  کاهش یابد و خروجی نزدیک به صفر ولت خواهد شد



$$V_{\text{bias o}} = \int_{-L}^{L} \frac{\mu_{\text{p}} C_{\text{ox}} W}{2} V_{\text{eff}}^{2}$$

استفاده از یک ترانزیستور کانال Pبرای ایجاد یک بار منبع جریان

- برای تضمین اینکه  ${f V}_{ extsf{OL}}$  به اندازه کافی به صفر ولت نزدیک باشد  ${f Q}_1$ را به قدر کافی عریض در نظر می گیرند
- در این صورت وقتی خروجی در ناحیه گذر (ولتاژ از بالا به پایین) است و در حدود  $\mathbf{V}_{\mathsf{TH}}$  است، جریانش بسیار بیشتر از مقدار  $\mathbf{I}_{\mathsf{L}}$  می شود
  - هر چند این امر منجر می شود که زمان صعود بطور چشمگیری بیشتر از زمان نزول شود



به این ترتیب، بیشتر گیت های با بار منبع جریان توانایی تحریک ضعیفی برای گذرهای خروجی بالا رونده دارند، مگر اینکه توسط بافرها تقویت شوند

$$V_{\text{bias o}} = \frac{\mu_p C_{\text{ox}} W}{2} V_{\text{eff}}^2$$

 $I_{D} = \frac{\mu_{p}C_{ox}W}{2}(V_{SG} + V_{tp})^{2}$   $V_{DD} = \frac{\mu_{p}C_{ox}W}{2}V_{eff}^{2}$   $I_{L} = \frac{OV_{out}}{2}$ 

رابطه جریان ترانزیستور نوع p در ناحیه فعال: (این معادله امپدانس خروجی  $r_{ds}$  را در نظر نمی گیرد)

ولتاژ درین نباید بیش از مقدار  $|V_{tp}|$  (حدود ۱۰.۸ الی ۰.۹ ولت) از ولتاژ گیت بزرگتر باشد.

اگر  $V_{\rm bias}=V_{\rm DD}=3.3~V$  نصف آن یعنی ۱.۶۵ ولت باشد، آنگاه مادامی که ولتاژ درین تقریباً کمتر از ۲.۴۵ ولت است رابطه بالا به کار می رود

$$V_{SG} = V_{DD} - V_{bias} = 1.65^{V}$$

$$V_{eff} = V_{SG} + V_{tp} \approx 0.75^{V}$$

بنابراین تا زمانیکه این ولتاژ بیشتر از ۷۵.۰۰ ولت یا بیشتر باشد،  ${f I}_{D}=\ {f I}_{L}$ مستقل از ولتاژ دو سر ترانزیستور است.

به این ترتیب، مادامی که ولتاژ خروجی گیت کمتر از ۲.۴۵ ولت یا حدود آن باشد، می توان از ترانزیستور کانال p برای ایجاد یک منبع جریان تقریبی استفاده کرد. این حالتی است که در اکثر موارد هنگام تغییر منطق خروجی رخ می دهد. زمانی که ولتاژ خروجی تقریباً بیشتر از ۲.۴۵ ولت شود، آنگاه جریان بار شروع به افت می کند و مدل دقیق تر، یک منبع جریان به صورت موازی با یک مقاومت خواهد بود.

# ولتاژ آستانه معکوس کننده ( $m V_{TH}$ )

- قطعاً در ناحیه  $Q_1$  است چون در حالت  $V_{\mathsf{in}} = \mathsf{V}_{\mathsf{out}}$  ولتاژ گیت- درین  $Q_1$ صفر است.
- همچنین می توان فرض کرد که  $Q_2$  هم در ناحیه فعال قرار دارد. این مسئله مادامی که ولتاژ آستانه گیت منطقی، کمتر از ۲.۴۵ ولت باشد در معکوس کننده هایی که به درستی طراحی شده اند رخ می دهد. اگر چنین نباشد، اندازه ترانزیستورها به خوبی انتخاب نشده است و گیت غیر قابل استفاده خواهد بود

$$V_{DD}=3.3 \text{ V}$$
 $V_{bias}=1.65 \text{ V}$ 
 $Q_{2}$ 
 $W/L)_{1} = \frac{(W/L)_{2}}{2}$ 
 $V_{in} = \frac{(W/L)_{2}}{2}$ 
 $V_{out}$ 
 $Q_{1}$ 

$$V_{GS-1} = V_{in} = V_{th}$$
 و  $V_{SG-2} = V_{DD}/2$  فرض  $I_{D-2} = \frac{\mu_p C_{ox}}{2} (\frac{W}{L})_2 (\frac{V_{DD}}{2} + V_{tp})^2$   $I_{D-1} = \frac{\mu_n C_{ox}}{2} (\frac{W}{L})_1 (V_{th} - V_{tn})^2$   $I_{D-1} = I_{D-2} = V_{tn} + \sqrt{\frac{\mu_p (W/L)_2}{\mu_n (W/L)_1}} (\frac{V_{DD}}{2} + V_{tp})$ 

# ولتارُ آستانه معكوس كننده ( $V_{TH}$ )

مثال

برای 
$$V_{th}$$
 ،  $V_{tp}$  = -0.9 V و  $V_{th}$  ،  $V_{tp}$  = -0.9 V را برای معکوس کننده پیدا کنید. 
$$V_{th} = 0.8 \ V_{th} = 0.8 \ V_{th} = 0.8 \ V_{th} = 4.2$$
 یاسخ: برای  $V_{th} = 1.32 \ V_{th} = 1.32 \ V_{th}$  با استفاده از رابطه زیر :  $V_{th} = 1.32 \ V_{th}$ 

$$V_{DD} = 3.3 \text{ V}$$


$$V_{bias} = 1.65 \text{ V} \quad 0 + \sqrt{\frac{3 \mu m/0.6 \mu m}{Q_2}} \quad V_{th} = V_{th} + \sqrt{\frac{\mu_p (W/L)_2}{\mu_n (W/L)_1}} \left(\frac{V_{DD}}{2} + V_{tp}\right)$$

$$(W/L)_1 = \frac{(W/L)_2}{2} \quad 1.5 \mu m/0.6 \mu m$$

$$V_{in} \quad 0 + \sqrt{\frac{1.5 \mu m/0.6 \mu m}{Q_1}} \quad V_{th} = V_{th} + \sqrt{\frac{\mu_p (W/L)_2}{\mu_n (W/L)_1}} \left(\frac{V_{DD}}{2} + V_{tp}\right)$$

# $(V_{OH})$ ولتاژ بالای خروجی

با فرض ورودی 0''(کمتر از  $V_{tn}$ ) آنگاه  $Q_1$  کاملاً قطع خواهد شد. در این شرایط، ولتاژ سورس- درین  $Q_2$  بسیار کوچک خواهد بود. در این مورد داریم  $V_{SD2}$   $V_{SD2}$  و  $V_{SD2}$  شدیداً در ناحیه خطی است. جریان  $V_{SD2}$  از رابطه زیر محاسبه می گردد.



$$I_{D2} \cong \mu_p C_{ox} \left(\frac{W}{L}\right)_2 V_{eff-2} V_{SD-2}$$

از آنجا که

$$V_{eff-2} = V_{SG-2} + V_{tp} = V_{DD}/2 + V_{tp} = 0.75 \ V$$
 . پس می توان  $Q_2$  را با مقاومت  $r_{ds-2}$  مطابق زیر تقریب زد.

$$r_{ds-2} = \frac{1}{\mu_p C_{ox}(W/L)_2 V_{eff-2}}$$

# $(V_{OH})$ ولتارُ بالای خروجی

 $V_{SD-2}=0$  چون  $Q_1$  قطع است، هیچ جریانی از  $Q_2$  د نخواهد شد، و  $V_{SD-2}=0$  که نشان می دهد  $V_{Out}=V_{OH}=V_{DD}$ 

 $V_{DD}$  به  $V_{out}$  به طور معادل،  $V_{SD-2}$  به  $V_{SD-2}$  به  $V_{DD}$  به طور معادل،  $V_{out}$  به مقاومتی تنها زمانی که خروجی در ناحیه گذر و در حدود  $V_{th}$  است (هنگامی که از  $V_{th}$  "تغییر می کند) معتبر نیست  $V_{th}$  است (هنگامی کند) معتبر نیست

# $(V_{OH})$ ولتاژ بالای خروجی

مثال

با فرض

 $\mu_n C_o x = 188 \ \mu A/V^2 \cdot \mu_p C_{ox} = 188 \ \mu A/V^2 \cdot$ 

و این که خازن بار Pf است، چه مدت طول می کشد که ولتاژ خروجی در پایان انتقال از 0" به 1"، از 3.0 به 3.0 کند؟

 $(W/L)_2 = (3\mu m / 0.6\mu m)$  فرض کنید

$$r_{ds-2} = \frac{1}{44.5 \times 10^{-6} (3/0.6)0.75} = 5.99 \text{ k}\Omega$$

$$\Delta t = \tau ln \left[ \frac{V_{out}(\infty) - V_{out}(t_1)}{V_{out}(\infty) - V_{out}(t_2)} \right]$$

 $V_{out}(t_1) = 3.0 \text{ V}$   $V_{out}(\infty) = 3.3 \text{ V}$   $V_{out}(t_1) = 5.99 \text{ ns}$   $\Delta t = 2.4 \text{ ns}$  با جایگذاری این مقادیر بدست می آوریم.  $V_{out}(t_2) = 3.2 \text{ V}$ 

# ولتاژپایین خروجی ( $m V_{OL}$ )

وقتی ورودی "۱" است،  $V_{\rm GS-1}=V_{\rm DD}=3.3~{\rm V}$ . پس  $Q_1$  کاملاً روشن خواهد بود. با فرض اینکه اندازه ترانزیستور به درستی انتخاب شده باشد، خروجی یک ولتاژ پایین خواهد بود.

بنابراین  $\mathbf{Q}_2$  در ناحیه فعال و مانند یک منبع جریان عمل خواهد کرد

$$I_{L} = I_{D-2} \cong \frac{\mu_{p} C_{ox}}{2} \left(\frac{W}{L}\right)_{2} V_{off-2}^{2}$$

همچنین، چون  $V_{out}$  کوچک است،  $V_{DS-1}$  بسیار کوچکی داریم (به عبارت دیگر بسیار کمتر از ولتاژ گیت موثرش، که  $V_{GS-1}-V_{tn}$  یا  $V_{GS-1}$  است) و  $V_{GS-1}$  شدیداً در ناحیه خطی است. بنابراین می توان  $V_{GS-1}-V_{tn}$  را با مقاومتی به اندازه زیر تقریب زد.

$$r_{ds-1} = \frac{1}{\mu_n C_{ox}(W/L)_1 (V_{DD} - V_{tn})}$$

بنابراين

$$V_{OL} = I_{D-2} r_{ds-1} = \frac{1}{2} \frac{\mu_p}{\mu_n} \frac{(V_{DD}/2 + V_{tp})^2 (W/L)_2}{(V_{DD} - V_{tn})} \frac{(W/L)_2}{(W/L)_1}$$

# ولتاژپایین خروجی ( $V_{OL}$ )

#### مثال:

با استفاده از پارامترهای مثال قبل،  $V_{\rm OL}$  و حاشیه های نویز معکوس کننده شبه NMOS را محاسبه کنید.

پاسخ:

$$V_{OL} = \frac{1}{2} \left( \frac{44.5}{188} \right) \frac{0.75^2}{(3.3 - 0.8)} 2 = 0.053 \text{ V}$$

از مثال قبل داریم 
$$V_{ch}=1.32~V_{OH}=3.3~V_{ch}$$
 و از بخش قبلی داریم،  $V_{th}=1.32~V_{OH}=1.98~V_{O$ 

# پاسخ گذرا

- سرعت گیت محدود است زیرا ترانزیستورها فقط می توانند مقدار محدودی جریان شارژ یا دشارژ خازن های پارازیتی را تأمین کنند.
  - خازن پارازیتیک از سه جزء تشکیل شده است:
  - تخازن ورودی گیت هایی که با خروجی تحریک شده اند
    - خازن ناشی از اتصالات میانی
  - ت خازن ناشی از نقاط اتصال بایاس معکوس در گره خروجی گیت
  - عوامل تأخیر دیگری نیز وجود دارد مربوط به تغییر وضعیت گره های داخلی گیت قبل از اینکه خروجی بتواند تغییر وضعیت دهد.
- اغلب زمانی که یک گیت فقط چند گیت دیگر را تحریک می کند، خازن نقاط اتصال در گره خروجی می تواند مؤلفه غالب باشد و این خازن به شدت غیر خطی است. تخمین اندازه آن نیز در زمان طراحی مشکل است زیرا مساحت نقاط اتصال، قبل از آن که چینش انجام شده باشد، مشخص نمی شود و تنها می توان برآوردی از آن ارائه کرد. به این دلایل، بسیار مهم است که طراح تضمین کند که مدارهای مجتمع، صرف نظر از اطلاع دقیق از تأخیر های گیت، کاربردی باشند. همچنین بهتر است که طراح بر چینش مدار نظارت داشته باشد تا مطمئن شود که مساحت اتصال گره های بحرانی حداقل باشند.

### زمان صعود


- زمان را از نقطه ای که ورودی وارد مرحله تغییر از ۱ به ۰ می شود تا زمانی که خروجی به
   ۷۰ ٪ تغییر، یعنی حدوداً ۷ 2.3 می رسد محاسبه می کنیم.
- در طی ۷۰٪ زمان صعود،  $\mathbf{Q}_1$  قطع می شود و به این ترتیب از آن صرف نظر می شود. در ابتدا  $\mathbf{Q}_2$  در ناحیه فعال است و جریان آن تقریباً برابر است با:

$$I_{D-2} = \frac{\mu_p C_{ox}}{2} \left(\frac{W}{L}\right)_2 V_{eff-2}^2 = \frac{\mu_p C_{ox}}{2} \left(\frac{W}{L}\right)_2 \left(\frac{V_{DD}}{2} + V_{tp}\right)^2$$

- این مسئله تا زمانی که ولتاژ دو سوی  $Q_2$  به  $Q_2$  به  $V_{eff-2}=0.75$  یا معادل آن یعنی  $V_{out}=2.55$  یا معادل آن یعنی زمانی که به  $V_{out}=2.55$  برسد، صادق خواهد بود.
- چون خروجی باید به  $\mathbf{Q}_2$  برسد تا از تغییر 70٪ بگذرد، ترانزیستور  $\mathbf{Q}_2$  در طی زمان صعود 70٪ در ناحیه فعال باقی خواهد ماند. بنابراین  $\mathbf{I}_{D-2}$  در مقدار بالا ثابت باقی خواهد ماند. بنابراین رابطه (۴–۲۴) را داریم که در آن  $\mathbf{C}_L$ خازن بار کل بر حسب فاراد است

$$\Delta t = \frac{C_{\text{p}} \Delta v_{\text{n}}}{I_{\text{ch}}}$$

$$+ \frac{C_{\text{L}}}{I_{\text{ch}}} \Delta V_{\text{m}} - \frac{2C_{\text{L}} 2.3}{I_{\text{ch}}}$$



#### زمان صعود

#### مثال -


 $C_L = 0.2 \; pF$  شکل قبل به ازاء NMOS زمان تقریبی صعود معکوس کننده شبه  $\mu_p C_{OX} = 44.5 \; \mu A/V^2$  با فرض  $\mu_p C_{OX} = 44.5 \; \mu A/V^2$  چقدر است؟


ا پاسخ:

با استفاده از رابطه قبل و با در نظر داشتن  $V_{DD}=3.3~V_{tp}=-0.9~V, \ (W/L)_2=3~\mu m/0.6~\mu m$  داریم  $t_{+70\%}=5.7~ns$ 


- در زمان تغییر ورودی از 0 به یک، ورودی  $V_{\text{DD}}$  می شود  $Q_1 \Leftarrow Q_1$  در زمان تغییر ورودی از  $Q_1 \Leftrightarrow Q_2 \Leftrightarrow Q_3 \Leftrightarrow Q_4 \Leftrightarrow Q_4 \Leftrightarrow Q_5 \Leftrightarrow Q_5 \Leftrightarrow Q_6 \Leftrightarrow$ 
  - زمان نزول : خروجی از **3.3 V** به **3.0 (70**٪) کاهش می یابد
- در بخش عمده ای از این زمان، جریان  $\mathbf{Q}_1$  بسیار بزرگتر از جریان  $\mathbf{Q}_2$  است و لذا می توان از  $\mathbf{Q}_2$  صرف نظر کرد.
  - $V_{DG-1}$  <  $-V_{tn}$  در ابتدا  $Q_1$  در ناحیه فعال است تا زمانی که  $Q_1$  در ابتدا یا معادل آن  $V_{DS-1}$  <  $V_{eff-1}$  =  $V_{GS-1}$ - $V_{tn}$  باشد.
- این مسئله زمانی رخ می دهد که خروجی (برای  $V_{\rm tn}=0.8~{\rm V}$ ) به  $2.5~{\rm e}$  ولت دشارژ شده است
- سپس،  $\mathbf{Q}_1$  در بیشتر زمان نزول وارد ناحیه خطی می شود محاسبه تحلیلی زمان نزول امکان دارد و روابط آن موجود است اما در طی طراحی استفاده کمی دارد. در عوض، پیدا کردن فرمولی برای مقاومت تقریباً معادلی که زمان نزول مشابهی را ارائه می کند، مطلوب است

• در زمان نزول جریان کلا غیر خطی است و لازم است تقریبی از آن را بدست آوریم





است  $R_{TR}$  است) معادل مقاومت  $V_{DS-1}$  است زمانی که  $V_{DS-1}$  کوچک است




$$R_{TR} = \frac{1}{\mu_n C_{ox}(W/L)_1 (V_{DD} - V_{tn})}$$

 $Q_1$  و  $R_{eq}$  و منحنی های  $R_{eq}$  و  $V_{DD}$ - $V_{tn}$  برابر است با  $Q_1$  و  $Q_1$  جریان در محل تقاطع همان جریان در در ناحیه فعال است، یعنی

$$I_{D-1} = \frac{\mu_n C_{ox}}{2} \left( \frac{W}{L} \right)_1 (V_{DD} - V_{tn})^2$$

$$\mathsf{R}_{\mathsf{eq}} = \frac{\mathsf{V}_{\mathsf{DD}} \! - \! \mathsf{V}_{\mathsf{tn}}}{\frac{\mu_{\mathsf{n}} \mathsf{C}_{\mathsf{ox}}}{2} (\mathsf{W/L})_{1} (\mathsf{V}_{\mathsf{DD}} \! - \! \mathsf{V}_{\mathsf{tn}})^{2}} = \frac{2}{\mu_{\mathsf{n}} \mathsf{C}_{\mathsf{ox}} (\mathsf{W/L})_{1} (\mathsf{V}_{\mathsf{DD}} \! - \! \mathsf{V}_{\mathsf{tn}})}$$



است  $R_{TR}$  مقاومت معادل با  $Q_1$  تقریباً دو برابر  $Q_1$  است که همان مقاومت خطی  $Q_1$  است

$$R_{TR} = \frac{1}{\mu_{n}C_{ox}(W/L)_{1}(V_{DD} - V_{tn})}$$

$$R_{eq} = \frac{V_{DD} - V_{tn}}{\frac{\mu_{n}C_{ox}}{(W/L)_{1}(V_{DD} - V_{tn})^{2}}} = \frac{2}{\mu_{n}C_{ox}(W/L)_{1}(V_{DD} - V_{tn})}$$

در عمل مشاهده می شود که زمان های گذر کمی بیش از ۲۰ درصد کندتر از این است بنابراین بعضی از طراحان رابطه بالا را بصورت زیر اصلاح میکنند:

$$R_{eq} = \frac{2.5}{\mu_n C_{ox}(W/L)_1 (V_{DD} - V_{tn})}$$

#### ا مثال

با استفاده از تقریب مقاومت معادل، زمان نزول معکوس کننده شبه NMOS را با فرض این که خروجی 70٪ تغییر می کند و خازن بارO.2 pFاست محاسبه کنید.

#### = پاسخ:


$$R_{eq}=1.7$$
لا کاریم  $\mu_{
ho}C_{OX}=188~\mu A/V^2$  با فرض  $\tau_{
ho}C_{OX}=188~\mu A/V^2$  به این ترتیب،  $\tau_{
ho}C_{L}R_{eq}=0.34~n s$  . ضمنا می دانیم:  $V_{out}(\infty)=0.05~V~\phi_{out}(t_2)=1.0~V~v_{out}(t_1)=3.3~V~v_{out}(t_2)=1.0~V~v_{out}(t_1)=3.3~V~v_{out}$  بدست می آید:  $t_{-70\%}=0.42~n s$ 


$$t_{F} = \tau \ln \left[ \frac{v_{out}(\infty) - v_{out}(t_{1})}{v_{out}(\infty) - v_{out}(t_{2})} \right]$$

است. دلیل اصلی اختلاف این است نزول بدست آمده از شبیه ساز اسپایس برابر  $\mathbf{Q}_2$  است. دلیل اصلی اختلاف این است که جریان عبوری از ترانزیستور بار $\mathbf{Q}_2$  نادیده گرفته شده است

# گیت های منطقی شبه **NMOS**

- تاکید روی تقریب مقاومت معادل و انتخاب اندازه ترانزیستورها
  - مثال گیت XOR





#### نسبت W/L


■ امپدانس شبکه ترانزیستورهای تحریک در حالت IOW نباید بزرگتر از امپدانس یک ترانزیستور افزایشی نوع I باشد که W/L آن حداقل نصف W/L ترانزیستور بار است

- حداکثر W/L ترانزیستورهای محرک به خاطر تمایل به سرعت بیشتر محدود می شود  $\blacksquare$ 
  - به دو دلیل بزرگتر کردن آنها از حد مورد نیاز، سبب آهسته تر شدن منطق می شود
    - 🗖 خازنهای پارازیت گره های داخلی گیت را افزایش می دهد
      - خازن بار خروجی گیت های پیشین را افزایش می دهد
    - بزرگ در نظر گرفتن بیش از حد W/L سبب عمل کرد نا صحیح گیت نمی شود.

### ترانز یستورهای معادل

دو ترانزیستور زمانی معادلند که نسبت W/L هایشان مستقل از مقادیر مطلق W یا L، برابر باشد  $\blacksquare$ 

■ دو ترانزیستور با طول یکسان که بطور موازی متصلند، معادل ترانزیستوری هستند که عرضی برابر با مجموع عرضهای دو ترانزیستور دارد



اثبات در ناحیه اشباع:

$$I_{T} = I_{D-1} + I_{D-2} = \frac{\mu C_{ox} (W_1 + W_2)}{L} (V_{GS} - V_t)^2$$

- اثبات در ناحیه خطی مشابه است
- اگر طول ترانزیستورها برابر نباشد، آنگاه W و L یکی از ترانزیستورها می تواند مقیاس بندی شود تا طول ها برابر شوند

### ترانز یستورهای معادل

• دو ترانزیستور که عرض های مشابه دارند، بصورت سری متصلند و گیت هایشان بهم متصل است، معادل ترانزیستوری هستند که طول آن برابر مجموع طول های هر یک از آنها به تنهایی است

$$\begin{split} V_{GS-2} &= V_{GS-1} - V_{DS-1} \\ I_{D-1} &= \mu C_{ox} \frac{W}{L_1} \Big[ (V_{GS-1} - V_t) V_{DS-1} - \frac{V_{DS-1}^2}{2} \Big] \\ I_{D-2} &= \frac{\mu C_{ox} W}{2 L_2} (V_{GS-1} - V_{DS-1} - V_t)^2 \\ &= \frac{\mu C_{ox} W}{2 L_2} [(V_{GS-1} - V_t) - V_{DS-1}]^2 \end{split}$$

$$I_{D-1} = I_{D-2}$$

$$\begin{split} & \left(\frac{W}{L_{1}} + \frac{W}{L_{2}}\right) (V_{GS-1} - V_{t}) V_{DS-1} - \left(\frac{W}{L_{1}} + \frac{W}{L_{2}}\right) \frac{V_{DS-1}^{2}}{2} = \frac{1}{2} \frac{W}{L_{2}} (V_{GS-1} - V_{t})^{2} \\ \Rightarrow & \left(V_{GS-1} - V_{t}\right) V_{DS-1} - \frac{V_{DS-1}^{2}}{2} = \frac{1}{2} \frac{L_{1}}{L_{1} + L_{2}} (V_{GS-1} - V_{t})^{2} \end{split}$$

$$I_{D1} = \frac{\mu C_{ox}}{2} \frac{W}{L_1 + L_2} (V_{GS-1} - V_t)^2$$


# ترانز یستورهای معادل

- اثبات در ناحیه خطی مشابه است
- اگر عرض ترانزیستورها برابر نباشد، آنگاه W و L یکی از ترانزیستورها می تواند مقیاس بندی شود تا عرض ها برابر شوند


### ترانز يستورهاي معادل

#### مثال


شبکه ترانزیستورهای تحریک شکل زیر را با یک ترانزیستور معادل جایگزین کنید



# ارزیابی تابع منطقی یک گیت NMOS




# ایجاد گیت های شبه NMOS پیچیده




#### مثال =

مدار منطقی شکل روبرو را با یک گیت NMOS ایجاد کنید



### ایجاد گیت های شبه NMOS پیچیده



توجه: لزوما زیر شبکه ها منحصر بفرد نیست

- زمانی که توابع and را با اتصالات سری زیرشبکه ها ایجاد می کنید، زیرشبکه های پیچیده تر را نزدیک به زمین قرار دهید.
  - این امر سبب می شود که خازن های پارازیتیک معرفی شده در اتصالات ترانزیستور تا حد امکان به زمین نزدیک باشد، که به نوبه خود به این معنی است که آنها با کوچکترین مقاومت معادل ممکن، دشارژ می شوند.
    - این اصل بویژه برای گیت های دینامیک اهمیت دارد
- هرگز گیت های NMOS ای را که بیش از چهار ترانزیستور تحریک سری داشته باشند ایجاد نکنید چرا که به شدت سرعت گیت را کاهش می دهند.

## انتخاب ابعاد ترانزيستور


- نسبت W/L ترانزیستور معادل با شبکه تحریک کانال n باید حداقل نصف نسبت W/L بار باشد
  - (با فرض اینکه ترانزیستور بار کانال p و گیت آن به  $V_{DD}/2$  وصل باشند)
- با این محدودیت ها نسبت W/Lترانزیستورهای شبکه تحریک باید تا حد ممکن کوچک باشد  $\blacksquare$
- نسبت W/L ترانزیستور بار کانال p بر اساس مصالحه بین سرعت و اندازه در برابر اتلاف توان انتخاب شده است. هر چه W/L ترانزیستور بار بزرگتر باشد، گیت سریع تر خواهد بود، بویژه زمانی که این ترانزیستور تعداد زیادی گیت های دیگر و یا یک باس را تحریک می کند. متأسفانه این مسئله موجب افزایش اتلاف توان و مساحت شبکه تحریک می شود
  - یا  $10\mu m/L$ باشد که در آن V/L نوعی، می تواند در محدوده  $5\mu m/L_{min}$  یا W/Lباشد که در آن  $L_{min}$  حداقل طول کانال است.

### انتخاب ابعاد ترانزيستور

زمانی که اندازه ترانزیستور بار انتخاب شد، روش ساده ای می تواند برای
 انتخاب W/Lهای ترانزیستور تحریک مورد استفاده قرار گیرد. هر چند که
 این روش، روشی بهینه برای به حداکثر رساندن سرعت نمی باشد، اما اختلاف
 سرعت بین گیت ایجاد شده و گیت بهینه، معمولاً ناچیز است. این روش به
 شرح زیر است:

- ور نظر بگیرید W/L را نصف W/Lترانزیستور بار کانال  $(W/L)_{eq}$
- به ازاء همه ورودی های ممکن، برای هر ترانزیستور  $\mathbf{Q_i}$  حداکثر تعداد ترانزیستور تحریکی را که با آن سری خواهد شد تعیین کنید. این عدد را به صورت  $\mathbf{n_i}$  مشخص کنید
  - $(W/L)_i = n_i (W/L)_{eq}$  در نظر بگیرید که  $= n_i (W/L)_{eq}$

#### انتخاب ابعاد ترانزيستور



#### مثال

اندازه مناسب برای گیت منطقی شبه NMOS نشان داده شده در شکل روبرو را انتخاب کنید

| Transistor            | Size                 |
|-----------------------|----------------------|
| $\overline{Q_1}$      | 2.5 μm/0.8 μm        |
| $Q_2$                 | 7.5 μm/0.8 μm        |
| $Q_3^-$               | 7.5 μm/0.8 μm        |
| $Q_4$                 | $10~\mu m/0.8~\mu m$ |
| $Q_5$                 | $10~\mu m/0.8~\mu m$ |
| $Q_6$                 | $10~\mu m/0.8~\mu m$ |
| <b>Q</b> <sub>7</sub> | 10 μm/0.8 μm         |

این اندازه ها بهینه نیست، مثلاً  $\mathbf{Q}_2$ و  $\mathbf{Q}_3$ را می توان کمی کوچکتر انتخاب کرد، اما با این صورت اختلاف سرعت عملکرد گیت چندان محسوس نخواهد بود

## توان مصرفی

- گیت شبه NMOSکه خروجی "۱" دارد هیچگونه اتلاف توان dc ندارد
- گیت شبه NMOSکه خروجی "۰" دارد دارای اتلاف توان dc برابر با حاصل ضرب جریان ترانزیستور بار کانال pدر ولتاژ منبع تغذیه است:

$$P_{d} = \frac{\mu_{p} C_{ox}}{2} \left(\frac{W}{L}\right)_{p} V_{eff-p}^{2} V_{DD}$$

• فرض کنید که گیت در نیمی از زمان ها، خروجی "۱"و در نیم دیگر زمان خروجی "۰" دارد:

$$P_{d} = \frac{\mu_{p} C_{ox}}{4} \left(\frac{W}{L}\right)_{p} V_{eff-p}^{2} V_{DD}$$

- بعلاوه، هرگاه یک خازن شارژ یا دشارژ می شود، یک اتلاف توان ac هم وجود دارد
- همچنین، بیشتر مدارهای مجتمع برای تحریک پین های خروجی و باس های داخلی به بافرها نیاز دارند که این بافرها اغلب دارای توان مصرفی بیش از توان مصرفی گیت های معمولی می باشد
- در مجموع، یک مدار مجتمع شبه NMOS با ده ها هزار گیت توان بسیار زیادی مصرف می کند

## توان مصرفی

#### مثال =


توان مصرفی یک بسته آرایه گیت های شبه NMOS که دارای ۲۰،۰۰۰ گیت می باشد چیست اگر ترانزیستورهای بار کانال p اندازه ای برابر با p داشته باشند و بافرهای خروجی در نظر گرفته نشده باشند؟

#### ا ياسخ : 💻

$$V_{eff-p} = 0.75 v$$
 و  $\mu_p C_{ox} = 44.5 \; \mu A/V^2$  با فرض

$$P_{\text{total}} = 20,000 \frac{44.5 \times 10^{-6} 4}{2} (0.75)^2 3.3 = 0.83 \text{ W}$$

# سایر مدارهای شبه NMOS




ولتاژ بایاس مدارهای شبه NMOS را می توان با استفاده از مدارهای مرجعی از قبیل شکل روبرو ساخت:

نسبت  $(W/L)_2$  به  $(W/L)_2$  باید مشابه قبل مثلا

برای ایجاد بارگذاری خازنی گنجانده شده که کمک می کند  ${f Q}_3$  تزریق می شود به حداقل برسد تا نویزی که به  ${f V}_{
m bias}$ 


اندازه دقیق آن به تعداد گیت هایی که به این مدار مرجع متصل است وابسته است و می توان آن را با استفاده از شبیه سازی در سطح اسپایس تعیین کرد.

### سایر مدارهای شبه NMOS



می توان با اتصال گیت Q2 به زمین، مداری ایجاد کرد که به مدار بایاس نیاز نداشته باشد


توجه: در این حالت اندازه نسبی Q1 نسبت به Q2 متفاوت است برای به دست آوردن ولتاژ آستانه گیت مناسب و ولتاژ خروجی پایین انتخاب معمول  $(W/L)_{eq}=2$   $(W/L)_{p}$  است



در منحنی انتقالی که با اسپایس بدست آمده ولتاژ آستانه گیت ۱.۵۸ ولت و ولتاژ خروجی پایین ۰.۱۷ ولت است که هر دو از مقادیر معقولی

است

# منطق NMOS با ترانزیستورهای بار نوع تخلیه ای



برای Q2 داریم  $V_{td}$ ، یک کانال به ازاء Q0 وجود دارد


ود بود بود  $V_{DS} > V_{eff-d} = -V_{td}$  در ناحیه اشباع خواهد بود که ممکن است در حدود ۲ ولت یا کمی بیشتر باشد با این فرض جریان درین Q2 بصورت زیر است:

$$I_{D-2} = \frac{\mu_n C_{ox}}{2} \left(\frac{W}{L}\right)_2 V_{td}^2$$

Q2 تنها یک منبع جریان تقریبی با کیفیت متوسط است زیرا هنگامی که ولتاژ سورس- زیرلایه تغییر می کند، عرض ناحیه تخلیه بین کانال و زیرلایه تغییر می کند: تغییر می کند که به نوبه خود سبب می شود که ولتاژ آستانه مطابق رابطه زیر تغییر کند:

$$V_{td} = V_{td-0} + \gamma(\sqrt{V_{SB} + |2\phi_F|} - \sqrt{|2\phi_F|})$$

# منطق NMOS با ترانزیستورهای بار نوع تخلیه ای



منحنی انتقالی نمونه که با استفاده از اسپایس بدست آمده در شکل زیر نشان داده شده

مقدار  $V_{td}$ =-2v همچنین W/L ترانزیستور تحریک، چهار برابر W/L ترانزیستور بار در نظر گرفته شده است

ولتارُ آستانه گیت ۱.۴۴ ولت است که معقول بدست آمده

