

گیت های انتقالیMOS

Nasser Mozayani

School of Computer Engineering
Iran University of Science and Technology


ترانزیستور عبور و گیت انتقال






- استفاده از یک ترانزیستور نوع n یا
- البته معمولا نوع n بدليل سرعت بيشتر -
- بهتر از TG بدلیل مساحت و سیم بندی کمتر
- nMOS نمی تواند انتقال به Vdd را بخوبی انجام دهد (زمان صعود به دلیل از دست دادن ولتاژ آستانه کند است)


ترانزيستور عبور






$$\tau_n$$
 = Rn C_{out}
 t_f = 2.94 τ_n
 t_r = 18 τ_n





$$\begin{array}{ccc}
& \Phi = 1 \\
x = 0 & y = 1 \Rightarrow 0
\end{array}$$



V_{Cout} V_{in} V_{out} V_{out} V_{out} V_{out} V_{out} V_{out} V_{out} V_{out}


ترانزيستور عبور

$$\tau_{n} = Rn C_{out}$$
 $t_{f} = 2.94 \tau_{n}$
 $t_{r} = 18 \tau_{n}$
 $t_{r} = \tau_{n}$
 $t_{r} = \tau_{n}$
 $t_{r} = \tau_{n}$


اگر اثر بدنه را در نظر بگیریم مشکل جدی تر است چون ولتاژ آستانه \mathbf{V}_{tn} ترانزیستور بیشتر می شود:


$$V_{tn} = V_{tn-0} + \gamma(\sqrt{V_{SB} + |2\phi_F|} - \sqrt{|2\phi_F|})$$

گيت انتقال



■ گیت انتقال و مدار معادل






$$R_{\rm eq} = \frac{R_n R_p}{R_n + R_p}$$


 $\simeq \text{Constant.}$

گیت انتقال

مثال =




ایجاد توابع منطقی با ترانزیستور عبور




■ ساده ترین نمونه استفاده از ترانزیستور عبور پیاده سازی یک مالتی پلکسر ۲ به ۱

ایجاد توابع منطقی با ترانزیستور عبور




- مدار قبل با اندکی تغییر به یک تابع XO۲ تبدیل می شود.
- در اینجا ۶ ترانزیستور استفاده شده در مقایسه با ۷ ترانزیستور درمنطق شبه NMOS
- اگرچه تعداد ترانزیستورها در پیاده سازی با ترانزیستور عبور کمتر می شود، اما پیچیدگی چینش آن بالاتر است و مساحت تراشه در این حالت الزاماً کاهش نخواهد بافت

ایجاد توابع منطقی با TG




ایجاد توابع منطقی با گیت های X




X استفاده نمی شود چون میزان تأخیر در گیت های از مالتی پلکسرهای بزرگتر از λ به ۱ استفاده نمی شود چون میزان تأخیر در گیت های عبور. این بدان معنا است که اگر λ یا تعداد بیشتری گیت λ با هم سری شوند، این منطق بیش از حد کند می شود

ایجاد توابع منطقی با TG




یک Clocked Latch بر اساس گیت انتقالی 💂

ایجاد full adder ایجاد



Similar delays for sum and carry

n افت ولتار گیت های X کانال




- فرض V_{in}=0 و Φ بالا مى رود
- گیت انتقالی شدیداً در ناحیه خطی است R_{TR} است و معادل مقاومت

$$R_{TR} = \frac{1}{\mu_n C_{ox}(W/L)_1 (V_{DD} - V_{tn})}$$

دقیقاً مساوی با V_{G-2}

\mathbf{n} افت ولتاژ گیت های \mathbf{X} کانال




حال فرض کنید V_{DD} به سمت V_{DD} برود آنگاه سمت Q_1 در Q_1 تبدیل به درین می شود و Q_1 در ناحیه اشباع است، (هر دو پایه گیت و درین آن دارای ولتاژ یکسان است).

بصورت یک بافر درین مشترک عمل می کند و \mathbf{Q}_1 به \mathbf{V}_{DD} - \mathbf{V}_{tn} به سرعت شارژ شده و \mathbf{C}_{G-2} به افزایش می یابد.

با افزایش V_{G-2} ولتاژ مؤثر گیت Q_1 کاهش می یابد و موجب می شود V_{G-2} کندتر تغییر کند، Q_1 و V_{GS-1} - V_{tn} =0) به ویژه در انتهای این گذار. نهایتاً، ولتاژ مؤثر گیت Q_1 صفر شده V_{GS-1} - V_{tn} و V_{GS-1} - V_{tn} یا به طور معادل V_{GS-2} - V_{DD} - V_{tn} .

از این رو V_{G-2} به طور کامل تا V_{DD} بالا نخواهد رفت، بلکه به اندازه یک ولتاژ آستانه افت خواهد داشت. V_{tn} این وضعیت مشکل تر خواهد بود اگر اثر بدنه را نیز در نظر بگیریم که باعث می شود که مقدار تا حدود نیم ولت افزایش یابد


n کانال X کانال X کانال X



الاینکه به ورودی یک گیت برسد، از تعدادی ترانزیستور سری عبور می کند (مثال مالتی پلکسر قبلی) در این حالت می توان با استفاده از قضیه ترانزیستورهای معادل افت ولتاژ بر روی ترانزیستورها را به دست آورد

$$\left(\frac{W}{L}\right)_{eq} = \frac{W_1}{L_1 + L_2} = \frac{1}{2}\left(\frac{W}{L}\right)_{L} = \frac{4}{2}$$

منطق گیت انتقالی کانال n با نوسان کاملFull-Swing



زمان عبور "۱" از Q1، خروجی معکوس کننده به "۰" تغییر می کند و Q4 روشن می شود که خروجی ترانزیستور عبور را در تمام مسیر به V_{DD} برده، افت ولتاژ را از شبکه حذف می کند.


Q4 باید به اندازه کافی کوچک باشد (W/L) کوچک)، طوری که وقتی خروجی Q1از "۱" به "۰" تغییر می کند،

امپدانس Q1کمتر از امپدانس Q4 باشد و ورودی معکوس کننده به ولتاژی کمتر از ولتاژ آستانه معکوس کننده کشیده شود. در غیر این صورت خروجی های " \cdot " شبکه ترانزیستور عبور منتشر نخواهد شد.


افزودن Q4تضمین می کند که وقتی خروجی Q1 "۱" است ترانزیستور بار کانال Q بطور کامل خاموش می ماند. در غیر این صورت، معکوس کننده توان dاتلاف خواهد کرد.

مزیت دیگر: به معکوس کننده Hysteresisاضافه می کند (زمانی که خروجی ترانزیستور عبور از "۱" به "۰" تغییر می کند ولتاژ آستانه معکوس کننده را کوچکتر می کند)


مدار منطقی مرکب سنکرون




■ با استفاده از این تکنیک مدارهای بسیار پیچیده و بزرگتری بر اساس گیت های X می توان ساخت:




مدار منطقی مرکب سنکرون



■ یک تکنیک بسیار خوب ترکیب پالس ساعت و متغیرهای منطقی است (سیگنالهای مرکب) که مصرف را کم می کند



Pass-Transistor Logic




General topology of passtransistor function generator


Karnaough map of 16 possible functions that can be realized

X	Υ	F
X 0 0	0	0
0	1	Α
1	0	\overline{A}
1	1	1
0	В	AB
0	\overline{B}	$A\overline{B}$
1	В	$\overline{A} + B$
1 B	\overline{B} 0	$\overline{A} + \overline{B}$
В	0	$\overline{A}B$
В	1	$\overline{A}\overline{B}$
В	0	A+B
В	1	$A+\overline{B}$
В	\overline{B}	\overline{B}
В	В	$\overline{A \oplus B}$
В	\overline{B}	$A \oplus B$
В	В	В


Complementary Pass-Transistor Logic (CPL)



Basic logic functions in CPL





CPL Logic





CPL provides an efficient implementation of XOR function


CPL Inverter

















XOR/XNOR







One bit full-adder: Sum circuit



DPL is a modified version of CPL that meets the requirement of reduced supply voltage designs.

In DPL circuits full swing operation is achieved by simply adding PMOS transistors in parallel with the NMOS transistors


The problems of noise margin and speed degradation at reduced supply voltages associated in CPL circuits are avoided

DPL attributes

Strengths	weaknesses
High speed operation	Limited logic depth
Avoids buffer, redrive delay	Limited load capacity
Avoids threshold voltage drops within tree	Redundant device structure
Balance reduces data-dependent delay	

منطق كاملا تفاضلي


Differential Cascade Voltage Switch Logic (DCVSL)



- هر سیگنال ورودی با تفاضل ولتاژ بین دو سیم بیان می شود.
- هر گیت منطقی دو خروجی خواهد داشت و مقدار منطقی نیز
 بر اساس تفاضل بین این دو خروجی بیان خواهد شد
 - سطوح معکوس منطقی به سادگی با جابجا کردن سیم ها
 و بدون دخالت هیچ گونه تأخیر زمانی بدست خواهد آمد
 - موجب حذف معکوس کننده ها در بسیاری از مدارهای محاسباتی از قبیل مدارهای تولید نقلی و... می شود
- مزیت دوم: شبکه های بار در این مدارها تنها از دو ترانزیستور کانال **p** تزویجی تشکیل شده است که موجب کاهش مساحت است
- مزیت دیگر: حساسیت کمتری نسبت به نویزهای تخریبی (به ویژه از طرف منبع تغذیه و یا زمین) می باشند.
- ایراد: چون دو سیم باید برای هر سیگنال مورد استفاده قرار گیرد، مساحت اشغال شده توسط اتصالات میانی بیشتر خواهد بود
 - هیچ گونه اتلاف توان مصرفی dc
 - ترانزیستورهای کانال **n** باید به حد کافی عریض باشند که تغییر وضعیت گیت انجام شود

طراحي منطق كاملا تفاضلي (DCVSL)


- روش های متعددی به منظور طراحی شبکه های تحریک کانال **n** وجود دارد
- یک روش مشابه طراحی بلوک n در cmos برای سمت خروجی معکوس و شبکه مکمل آن البته با ورودیهای مکمل برای خروجی دیگر




توجه: گیت ها در ساختار یکسان هستند و فقط با تعویض ورودی و خروجی ها می توانند بجای هم استفاده شوند


طراحي منطق كاملا تفاضلي (DCVSL)

 $V_{out} = (A + \overline{B})C + \overline{A}E$ مثال دیگر: پیاده سازی تابع




طراحي منطق كاملا تفاضلي (DCVSL)






یک تمام جمع کننده تمام تفاضلی (الف) مدار تولید Sum و (ب) مدارد تولید نقلی

منطق سطح مجزای تفاضلی CMOS



این منطق از بار تزویجی بدون اتلاف توان dC و بار روشن متوالی با اتلاف توان dC مصالحه شده استفاده می کند و منطق DSL یا Differential Split-Level logic نامیده می شود

منطق سطح مجزای تفاضلی CMOS




بارهای منطق DSL ویژگی های هر دو نوع بارهای متوالی و بارهای تزویجی را به طور همزمان دارند

هر دو خروجی به طور همزمان شروع به تغییر می کنند و بلافاصله " پس از شروع تغییر با فیدبک مثبت عمل لچ شدن تسریع می شود بارها در این منطق اتلاف توان dc دارند اما بسیار کمتر از گیت های شبه NMOS است

مزیت مهم دیگر این است که گره های V_1^+ و V_1^- ، و تمام گره های درونی شبکه تحریک کانال مزیت مهم دیگر این است که گره های بیش از صفر ولت و $V_{\rm ref}$ می باشند که این کاهش سطوح ولتاژ موجب افزایش سرعت گیت های منطقی می شود

آخرین مزیت این است که بیشترین ولتاژ درین- سورس بر روی ترانزیستورهای کانال **n** تقریباً نصف شده است که به شدت موجب کاهش اثرات کانال کوتاه این ترانزیستورها می گردد و اجازه می دهد که بتوان طول کانال آنها را کوچکتر از حد معمول در نظر گرفت که به نوبه خود باعث افزایش بیشتر در سرعت می شود.

منطق ترانزيستور عبور تفاضلي Differential Pass-Transistor Logic



شبکه تحریک کانال n با شبکه ترانزیستورهای عبور تفاضلی کانال n تعویض شده است


مزایا: ۱- برای اکثر توابع منطقی، شبکه ترانزیستور عبور در هر دو طرف بار تزویجی که به طور همزمان تحریک می شوند موجود است و لازم نیست که منتظر بمانیم که یک طرف پایین برود تا طرف دیگر بالا برود

بنابراین سرعت را افزایش می دهد

۲- لزوم نسبت ابعاد ترانزیستورها را به منظور داشتن عملکرد صحیح از بین می برد


 V_{DD} کامل اصلاح می کنند و بنابراین افت ولتاژها را که V_{DD} کامل اصلاح می کنند و بنابراین افت ولتاژها را که معمولاً در استفاده از ترانزیستورهای عبور کانال v_{DD} اتفاق می افتد جبران می سازد

منطق ترانزيستور عبور تفاضلي Differential Pass-Transistor Logic



چند تابع منطقی بر اساس بارهای تزویجی و شبکه های ترانزیستور عبور تفاضلی (الف) گیت AND/NAND، (ب) گیت XOR/XNOR و (ج) گیت OR/NOR.

منطق ترانزيستور عبور تفاضلي Differential Pass-Transistor Logic



پیاده سازی تابع F=A'B'C'+C(A+B+D) با منطق ترانزیستور عبور تفاضلی