
CMOS Inverter

Nasser Mozayani

School of Computer Engineering
Iran University of Science and Technology

معکوس کننده CMOS


- ترانزیستور کانال p عریض تر از ترانزیستور کانال n است. البته الزامی نیست ولی تا حدودی اختلاف قابلیت تحرک ترانزیستور کانال p و کانال p را جبران می کند .
- قابلیت تحرک مؤثر ترانزیستورهای کانال n دو الی چهار برابر ترانزیستورهای کانال p است. با عریض تر کردن ترانزیستورهای کانال p به نسبتی برابر با عکس نسبت قابلیت تحرک متناظر، ولتاژ آستانه گیت نزدیک به $V_{DD}/2$ و زمانهای صعود و نزول تقریباً مساوی خواهد شد



- در نظر گرفتن عرض مساوی برای دو ترانزیستور از نظر مساحت مقرون به صرفه است و به کم کردن بار خازنی گیت های قبلی کمک می کند.
 - صرف نظر از اندازه، گیت درست عمل خواهد کرد (ratioless)

ولتارُ آستانه Vth معكوس كننده

در V_{th} می دانیم که هر دو ترانزیستور در ناحیه اشباع قرار دارند، چراکه در ولتاژ آستانه، Vin و Vout با هم برابرند و بنابراین ولتاژ درین – گیت هر دو ترانزیستور صفر است از آنجا که هر دو ترانزیستور از نوع افزایشی هستند، بنابراین باید در ناحیه اشباع باشند. لذا داریم:



$$I_{D-1} = \frac{\mu_n C_{ox}}{2} \left(\frac{W}{L} \right)_1 (V_{th} - V_{tn})^2$$

$$I_{D-2} = \frac{\mu_p C_{ox}}{2} \left(\frac{W}{L} \right)_2 (V_{DD} - V_{th} + V_{tp})^2$$

توجه: V_{tp} منفی است

با برابر قرار دادن معادله های بالا به رابطه زیر می رسیم:

$$V_{th} = \frac{V_{tn} + (V_{DD} + V_{tp})\sqrt{\mu_{p}(W/L)_{2}/\mu_{n}(W/L)_{1}}}{1 + \sqrt{\mu_{p}(W/L)_{2}/\mu_{n}(W/L)_{1}}}$$

ولتاژ آستانه معكوس كننده CMOS

مثال: با فرض اطلاعات زير ولتاژ آستانه معكوس كننده را بيابيد.

 $545~\rm cm^2/V \cdot s$ and $\mu_p=130~\rm cm^2/~V \cdot s,~V_{tn}=0.8~V,~V_{tp}=-0.9~V,~and~V_{DD}=3.3~V.$


$$V_{\text{th}} = \frac{0.8 + (3.3 - 0.9)\sqrt{(130/545)1.5}}{1 + \sqrt{(130/545)1.5}} = 1.40 \text{ V}$$

ولتاژ آستانه بدست آمده از اسپایس 1.45 V است

- از آنجا که برای گیت های CMOS داریم $V_{OL}{=}0v$ و $V_{OH}{=}3.3v$ بنابراین حاشیه های نویز $N_{MH}{=}1.85v$ و $N_{ML}{=}1/45v$
- بدست $V_{th} = 1.32$ ۷ بدست می آمد در حالی که اگر $V_{th} = 4.2 \ (W/L)_1 = 4.2 \ (W/L)_2 = (\mu n/\mu p)(W/L)_1 = 4.2 \ (W/L)_1$ آنگاه $V_{th} = V_{DD}/2 = 1.65$ ۷ بدست

$V_{IN}=V_{TH}$ بهره معکوس کننده در

دو مدل سیگنال کوچک بصورت موازی برای ترانزیستور ها :



$V_{IN}=V_{TH}$ بهره معکوس کننده در

$$\mu_n C_{ox} = 188 \ \mu A/V^2, \ \mu_p C_{ox} = 44.5 \ \mu A/V^2, \ \lambda_n = 0.06 \ \lambda_p = 0.07$$

مثال:

با استفاده از اطلاعات فوق بهره را بدست آورید:

$$I_{D-1} = \frac{\mu_n C_{ox}}{2} \left(\frac{W}{L}\right)_1 (V_{th} - V_{tn})^2 = 67.7 \ \mu A$$


$$r_{ds-n} = \frac{1}{\lambda_n I_{D1}} = 246 \text{ k}\Omega$$
 $r_{ds-p} = \frac{1}{\lambda_p I_{D1}} = 211 \text{ k}\Omega$

$$g_{m-1} = \sqrt{2\mu_i C_{ox} (\frac{W}{L})_i I_{Di}}$$
 $g_{m-1} = 226 \ \mu A/V$ $g_{m2} = 134 \ \mu A/V$

با استفاده از رابطه قبل بدست مي آيد: Av=Vo/Vi= -40.1

Inverter Voltage Transfer Characteristics

■ تعیین ناحیه کاری ترانزیستورها در نقاط بحرانی



وضعيت PMOS	وضعيت NMOS	نقطه بحراني
خطی	قطع	V_{OH}
خطی	اشباع	V_{IL}
اشباع	اشباع	V_{TH}
اشباع	خطی	V_{IH}
قطع	خطي	V_{OL}

پاسخ گذرا

■ پاسخ گذرا برای زمان های صعود و نزول تقریباً مشابه زمان نزول معکوس کننده NMOS است در مورد زمان نزول، ترانزیستور کانال p خاموش است و می توان از آن صرف نظر نمود و ترانزیستور کانال n را با استفاده از یک مقاومت معادل زیر تقریب زد:

$$\mathsf{R}_{\text{eq-1}} = \frac{2.5}{\mu_{n} C_{\text{ox}} (\text{W/L})_{1} (\text{V}_{\text{DD}} - \text{V}_{\text{tn}})}$$

مشابها در زمان صعود، ترانزیستور کانال p را می توان بصورت زیر تقریب زد:

$$R_{eq-2} = \frac{2.5}{\mu_p C_{ox}(W/L)_2 (V_{DD} + V_{tp})}$$


اکنون با استفاده از این تقریب ها و با کمک روش مدار RC مرتبه اول زمان های صعود و نزول را می توان بصورت زیر تخمین زد:

$$t_{f} \cong R_{eq-1}C_{L}In\left[\frac{V_{out}(\infty) - V_{out}(t_{1})}{V_{out}(\infty) - V_{out}(t_{2})}\right]$$

$$t_{-70\%} \cong 1.2R_{eq-1}C_L$$
 $t_{+70\%} \cong 1.2R_{eq-2}C_L$

- همانگونه که ذکر شد در منطق NMOS انتخاب صحیح اندازه ترانزیستورها برای عملکرد گیت ها ضروری است در صورتی که برای CMOS مرسوم ضروری نیست
- هرچند این نسبت روی ولتاژ آستانه و مهمتر از آن بر پاسخ گذرای گیت تأثیر می
 گذارد
- نسبت بهینه دقیقی که بتوان بطور مستقل از کاربرد مدار مشخص نمود وجود ندارد. با این وجود، دو وضعیت وجود دارد که می توان در مورد W/Lهای نسبی آنها صحبت کرد:


حالت اول زمانی است که یک گیت منفرد تعدادی از گیت های مشابه را تحریک می کند.



در شکل روبرو یک معکوس کننده CMOS بوسیله خازن های ورودی دو معکوس کننده یکسان بارگذاری شده است

W/L دارای نسبت n دارای نسبت W/L نید ترانزیستورهای کانال p نیز دارای نسبت یکسان و ترانزیستورهای نسبت می تواند متفاوت از نسبت ترانزیستورهای کانال p باشد.

زمانی که پاسخ گذرای اولین معکوس کننده را در نظر می گیریم ابتدا ضروری است که خازن بار را تقریب بزنیم




• دو مؤلفه برای این بار وجود دارد:

مؤلفه اول خازن اتصال درین های ${f Q}_1$ و ${f Q}_2$ است این خازن ها با فرض اینکه این دو ترانزیستور خیلی بزرگ نیستند شدیداً با عرض ${f Q}_1$ و ${f Q}_2$ متناسب است

و مؤلفه دوم خازنهای معکوس کننده های ۲ و ۳ می باشد خازن های ورودی این دو معکوس کننده اساساً از خازن های گیت دو ترانزیستور کانال p تشکیل شده اند تعیین دقیق این خازن ها یک مسئله بسیار مشکل غیر خطی است ولی زمانی که یک ترانزیستور در ناحیه شدیداً خطی باشد،

 $C_{gs} = WLC_{ox}$ خازن گیت- کانال آن تقریباً به صورت زیر محاسبه می شود:

 $C_L = 2C_{ox}L(W_n + W_p)$: با فرض اینکه ترانزیستورهای کانال p و p طول های برابری دارند



با افزایش عرض ترانزیستورها، بارهای خازنی بطور متناسب افزایش می یابد اما مقاومت های معادل بطور معکوس کاهش می یابند و ثابت های زمان صعود و نزول تقریباً بدون تغییر باقی خواهد ماند. این مسئله در مورد عرض های خیلی کوچکی که در آن خازن های اتصال دیواره های کناری اهمیت بیشتری پیدا خواهند کرد و تأخیر های بزرگتری ایجاد می کند صادق نیست

$$t_{AV} = 1.2C_{L} \frac{R_{eq-1} + R_{eq-2}}{2}$$

$$t_{AV} = 1.2 \times 2C_{ox} L(W_{n} + W_{p}) \frac{1}{2} \left[\frac{2.5}{W_{n} C_{ox} \frac{W_{p}}{L}(V_{DD} - V_{tn})} + \frac{2.5}{W_{p} C_{ox} \frac{W_{p}}{L}(V_{DD} - V_{tp})} \right]$$

$$t_{AV} = \frac{3L^2}{(V_{DD} - V_{tn})\mu_n} \left(1 + \frac{W_p}{W_n}\right) \left(1 + \frac{\mu_n W_n}{\mu_n W_n}\right)$$
 داریم $V_{DD} - V_{tn} = V_{DD} + V_{tp}$ با فرض

بهترین مقدار اندازه ترانزیستور چقدر است؟

سبت W_p/W_n بهینه برای به حداقل رساندن متوسط زمانهای صعود و نزول می تواند با مشتق گیری W_p/W_n بدست آید:


$$\frac{\partial t_{AV}}{\partial (W_p/W_n)} = \frac{3L^2}{(V_{DD} - V_{tn})\mu_n} \left[1 - \frac{\mu_n}{\mu_p} \left(\frac{W_n}{W_p} \right)^2 \right]$$


$$\left(\frac{W_p}{W_n}\right)_{opt} = \sqrt{\frac{\mu_n}{\mu_p}}$$

- به عنوان مثال اگر داشته باشیم $U_n/U_p=2.5$ نسبت بهینه برای W_p/W_n برابر ۱.۵۸ است. این دلیلی است برای عبارتی که در بخش معکوس کننده CMOS بیان نمودیم که نسبت برابر ۱.۵۸ همیشه یک انتخاب منطقی است برابر ۱.۵۸ همیشه یک انتخاب منطقی است
- با وجودی که در شرایط فوق یک نقطه بهینه وجود دارد، اما با در نظر گرفتن $W_p/W_n=1$ افزایش بسیار کوچکی حدود ۵٪ ایجاد خواهد شد و در مساحت تراشه صرف جویی خواهد شد.

اغلب این انتخاب مورد استفاده قرار می گیرد به جز در طراحی های بسیار بحرانی

اتلاف توان





منطق CMOS هيچ اتلاف توان dc ندارد

- V_{DD} وقتی خروجی از صفر به یک تغییر می کند خازن بار بوسیله ترانزیستور کانال p از صفر ولت به یک تغییر می کند خازن بار بوسیله ترانزیستور کانال p : p شارژ می شود. انرژی تلف شده در ترانزیستور کانال p : p شارژ می شود. انرژی تلف شده در ترانزیستور کانال p : p شارژ می شود. انرژی تلف شده در ترانزیستور کانال p : p نام تعلید و تعلید تعلید و تعلید تعلید و تعلید
 - به طور مشابه، انرژی تلف شده در ترانزیستور کانال $oldsymbol{n}$ زمانی که خروجی معکوس کننده از یک به صفر تغییر می کند: $oldsymbol{C_{L}} oldsymbol{V_{DD}}^2$

$$\mathsf{E}_{\mathsf{p}} = \frac{\mathsf{C}_{\mathsf{L}} \mathsf{V}_{\mathsf{DD}}^2}{2}$$


از آنجا که در هر دوره تناوب ورودی (T) خروجی از صفر به یک و برعکس به صفر تغییر می کند، انرژی کل تلف شده در هر دوره تناوب:

$$E_{\mathsf{T}} = \mathsf{C}_{\mathsf{L}} \mathsf{V}_{\mathsf{DD}}^2$$

ullet است: متوسط توان تلف شده در یک تناوب برابر انرژی کل تلف شده تقسیم بر ullet

$$P_{dyn-avg} = \frac{C_L V_{DD}^2}{T} = C_L V_{DD}^2 f_{clk}$$

اتلاف توان



مقداری جریان dc از ترانزیستورهای n و p بطور همزمان عبور می کند. این جریان معمولاً جریان مسیر مستقیم Direct-Path Current نامیده می شود

$$I_{\text{peak}} = \frac{\mu_n C_{\text{ox}}}{2} \left(\frac{W}{L}\right)_I (V_{\text{th}} - V_{\text{tn}})^2$$

این توان مصرفی اضافی همیشه کمتر از ۲۰ ٪ اتلاف ناشی از شارژ و دشارژ خازن های پارازیتی است، اما می تواند میزان قابل توجهی باشد، بویژه اگر ورودی به کندی تغییرکند

$$\mathsf{E}_{\mathsf{dp}} = \mathsf{V}_{\mathsf{DD}} \left(\frac{\mathsf{I}_{\mathsf{peak}} \mathsf{t}_{\mathsf{r}}}{2} + \frac{\mathsf{I}_{\mathsf{peak}} \mathsf{t}_{\mathsf{f}}}{2} \right) = \mathsf{V}_{\mathsf{DD}} \mathsf{I}_{\mathsf{peak}} \left(\frac{\mathsf{t}_{\mathsf{r}} + \mathsf{t}_{\mathsf{f}}}{2} \right)$$


$$P_{dp-avg} = \frac{1}{T}V_{DD}I_{peak}\left(\frac{t_r + t_f}{2}\right) = V_{DD}I_{peak}\left(\frac{t_r + t_f}{2}\right)f_{clk}$$

Decompose f in tree form
Realize tree branches
according to table below
Use inverted inputs if necessary

	PDN	PUN
AND	Series	Parallel
OR	Parallel	Series

$$Y = (A + (BC))D$$


ابتدا ایجاد یک مدار تحریک کانال **n**، سپس شبکه بار به عنوان شبکه مکمل کانال **p** ایجاد می شود




مثالی از منطق CMOS نسبتاً پیچیده، مدار یک تمام جمع کننده است


$$Sum = A \oplus B \oplus C = ABC + A\overline{B}\overline{C} + \overline{A}\overline{B}C + \overline{A}B\overline{C}$$

$$Carry = AB + AC + BC = AB + C(A + B)$$






سپس شبکه کانال **p** مکمل شبکه کانال **n** طراحی می شود:



یک پیاده سازی CMOS از تابع تمام جمع کننده



در طراحی CMOS سنتی، گیت های nand نسبت به گیت های nor ارجح هستند چرا؟

(ترانزیستور ها در nand تقریبا هم اندازه هستند)

