

# طراحی مدارهای MOS

#### Nasser Mozayani

School of Computer Engineering
Iran University of Science and Technology

# معرفی ترانزیستورهای MOS






$$V_{tn} \approx 0.7v$$
  $V_{eff} = V_{GS} - V_{tn} > 0$   $V_{tp} \approx -0.7v$   $V_{eff} = V_{SG} - |V_{tp}| = V_{SG} + V_{tp} > 0$ 

برای یک ترانزیستور NMOS داریم

و برای یک ترانزیستور PMOS داریم

$$I_{D} = \mu_{n} \frac{W}{L} C_{ox} \left[ (V_{GS} - V_{tn}) V_{DS} - \frac{V_{DS}^{2}}{2} \right] \qquad V_{DS} < V_{eff}$$


$$V_{DS}$$
<



$$I_D = \frac{\mu_n C_{ox} W}{2} (V_{GS} - V_{tn})^2$$

$$V_{\mathsf{DS}}{>}V_{\mathsf{eff}}$$
 برای

# معرفی ترانزیستورهای MOS



- قابلیت تحرک الکترون ها تقریباً برابر است  $_{n}$   $\mu$  قابلیت تحرک الکترون ها تقریباً برابر است با  $C_{ox}$  و  $O.05m^2/v.s$  سطح است که یک پارامتر وابسته به تکنولوژی و مقدار نوعی آن برای تکنولوژی  $e^{-2}$  مایکرون برابر است با  $e^{-2}$   $e^{$
- در مدارهای دیجیتال، تقریباً تمام ترانزیستورها کوچکترین طول ممکن را دارا می باشند. این بدان معناست که گذشته از اینکه توپولوژی مدار چه باشد، تنها انتخاب ممکن برای طراح، معمولاً فقط عرض ترانزیستور است.

$$I_{D} = \mu_{n} \frac{W}{L} C_{ox} \left[ (V_{GS} - V_{tn}) V_{DS} - \frac{V_{DS}^{2}}{2} \right]$$


$$V_{DS}$$
  
 $V_{eff}$  برای

$$I_{D} = \frac{\mu_{n} C_{ox} W}{2} (V_{GS} - V_{tn})^{2}$$

$$V_{DS}$$
ابرای

# مدل ترانزیستور MOS

$$G \circ \bigcup_{N=0}^{D} I_{D} = \frac{\mu_{n}C_{ox}}{2} \frac{W}{L} (V_{GS} - V_{tn})^{2}$$



مدلهای ساده شده یک ترانزیستور NMOS که ولتاژ درین- سورس بزرگی دارد و بنابراین در ناحیه اشباع است (الف) برای فرکانس های پایین

و (ب) برای تحلیل گذرا

 $2/3W.L.C_{OX}$  تقریباً مساوی است با  $C_{gs}$ 


 $C_{as} = W.L.C_{OX}$  اگر ولتاژ درین سورس ترانزیستور بزرگ نباشد، آنگاه

هرگاه ولتاژ درین- سورس معلوم نباشد و یا در حال تغییر باشد، آنگاه این مقدار حد اکثر به منظور تقریب

مورد استفاده قرار خواهد گرفت

# مدل ترانزیستور MOS


$$G \quad O \quad \begin{cases} P \\ r_{ds} = \frac{1}{\mu_n \frac{W}{L} C_{ox} (V_{GS} - V_{tn})} \end{cases}$$




از یک مقاومت استفاده نمود

$$I_{D} = \mu_{n} \frac{W}{L} C_{ox} (V_{GS} - V_{tn}) V_{DS}$$


# $V_{DS}>0$ چگالی بار کانال برای






$$Q_n(x) = C_{ox}(V_{GS} - V_{ch}(x) - V_{tn})$$

# معرفی ترانزیستورهای MOS



در ناحیه خطی می توان بجای ترانزیستور از یک مقاومت استفاده نمود

## مدولاسيون طول كانال



$$I_{D} = \frac{\mu_{n}C_{ox}W}{2}(V_{GS} - V_{tn})^{2}$$

رابطه روبرو بیان می کند که  $\mathbf{I}_{\mathsf{D}}$ مستقل از  $\mathbf{V}_{\mathsf{DS}}$ است

 $V_{DS}$  البته بصورت تقریبی است (بدون در نظر داشتن اثرات درجه دوم). منشأ اصلی خطا در اثر این است که هرچه  $V_{DS}$  افزایش می یابد، طول کانال کاهش می یابد. هرچه  $V_{DS}$  بزرگتر از  $V_{eff}$  شود، ناحیه تهی که اتصال درین را فرا گرفته است عرض خود را متناسب با جذر  $V_{DS}$  افزایش می دهد. این افزایش عرض ناحیه تهی طول مؤثر کانال را کاهش می دهد که این اثر به نوبه خود، جریان درین را افزایش می دهد.

#### Channel-Length Modulation

# مدولاسيون طول كانال

$$x_n \approx \left[ \frac{2K_s \epsilon_0 (\Phi_0 + V_R)}{qN_D} \right]^{1/2}$$

$$x_{p} \cong \left[ \frac{2K_{s}\epsilon_{0}(\Phi_{0} + V_{R})N_{D}}{qN_{\Delta}^{2}} \right]^{1/2}$$

 $\mathbf{x}_{\mathrm{n}} \cong \left[\frac{2\mathsf{K}_{\mathrm{s}}\epsilon_{\mathrm{0}}(\Phi_{\mathrm{0}} + \mathsf{V}_{\mathrm{R}})}{\mathsf{q}\mathsf{N}_{\mathrm{D}}}\right]^{1/2}$   $\mathbf{x}_{\mathrm{p}} \cong \left[\frac{2\mathsf{K}_{\mathrm{s}}\epsilon_{\mathrm{0}}(\Phi_{\mathrm{0}} + \mathsf{V}_{\mathrm{R}})\mathsf{N}_{\mathrm{D}}}{\mathsf{q}\mathsf{N}_{\mathrm{A}}^{2}}\right]^{1/2}$  ناحیه تهی  $\mathbf{X}_{\mathrm{d}}$  را شناسایی می کنیم:

$$x_{d} \cong K_{ds} / V_{D-ch} + \Phi_{0}$$
$$= k_{ds} / V_{DG} + V_{tn} + \Phi_{0}$$

$$k_{ds} = \sqrt{\frac{2K_s \epsilon_0}{qN_A}}$$


سپس با کمی جایگذاری:  $N_D \gg N_A$ 

$$I_{D} = I_{D-sat} + \left(\frac{\partial I_{D}}{\partial L}\right) \left(\frac{\partial L}{\partial V_{DS}}\right) \Delta V_{DS} \cong I_{D-sat} \left[1 + \frac{k_{ds}(V_{DS} - V_{eff})}{2L\sqrt{V_{DG} + V_{tn} + \Phi_{0}}}\right]$$

$$\partial L/\partial V_{DS} = -\partial x_d/\partial V_{DS}$$

$$I_{D} = \frac{\mu_{n} C_{ox} W}{2} (V_{GS} - V_{tn})^{2} [1 + \lambda (V_{DS} - V_{eff})]$$

$$\lambda = \frac{k_{ds}}{2L \sqrt{V_{DG} + V_{tn} + \Phi_{0}}} = \frac{k_{ds}}{2L \sqrt{V_{DS} - V_{eff} + \Phi_{0}}}$$



#### مثال

Find I<sub>D</sub> for an n-channel transistor having a substrate concentration of N<sub>A</sub> =  $1.4\times10^{23}/m^3$  with  $\mu_n C_{ox} = 188~\mu A/V^2$ , W =  $6~\mu m$ , L =  $0.6~\mu m$ ,  $\Phi_0 = 0.99~V$ , V<sub>GS</sub> = 1.2~V, V<sub>tn</sub> = 0.8~V, and V<sub>DS</sub> = V<sub>eff</sub>. Assuming  $\lambda$  remains constant, estimate the new value of I<sub>D</sub> if V<sub>DS</sub> is increased by 0.5~V.

$$\lambda = \frac{96.6 \times 10^{-9}}{2 \times 0.6 \times 10^{-6} \times \sqrt{0.99}} = 80.8 \times 10^{-3} \text{ V}^{-1}$$

$$k = \sqrt{\frac{2 \times 11.8 \times 8.854 \times 10^{-12}}{1.6 \times 10^{-19} \times 1.4 \times 10^{23}}} = 96.6 \times 10^{-9} \text{ m/}\sqrt{V}$$


Now, making use of (3.75), we find for  $V_{DS} = V_{eff} = 0.4 \text{ V}$ ,

$$I_{D1} = \left(\frac{188 \times 10^{-6}}{2}\right) \left(\frac{6}{0.6}\right) (0.4)^2 (1) = 150 \ \mu A$$

In the case where  $V_{DS} = V_{eff} + 0.5 V = 0.9 V$ , we have

$$l_{D2} = 150 \ \mu A \times (1 + \lambda \times 0.5) = 156 \ \mu A$$





اگر ولتاژ سورس مساوی با ولتاژ زیرلایه (بدنه) نباشد، اثر مرتبه دوم وجود دارد که هنگامی که ولتاژ بایاس معکوس سورس– زیرلایه افزایش می یابد، بصورت افزایش ولتاژ آستانه ترانزیستور ( $\mathbf{V}_{tn}$ ) مدل می شود

$$V_{tn} = V_{tn-0} + \gamma(\sqrt{V_{SB} + |2\phi_F|} - \sqrt{|2\phi_F|}) \qquad \gamma = \frac{\sqrt{2qN_A K_S \epsilon_0}}{C_{ox}}$$

گاما ثابت اثر بدنه است که در ترانزیستورهای کانال  $\bf n$  متناسب است با جذر  $\bf N_A$  و در ترانزیستور های کانال  $\bf p$  متناسب است با  $\bf N_D$  و بنابراین اثر بدنه برای ترانزیستورهایی که در چاه هایی هستند که غلظت آنها بیشتر از زیرلایه است، بیشتر است

### اثر بدنه

$$I_{D} = \mu_{n} \frac{W}{L} C_{ox} \left[ (V_{GS} - V_{tn}) V_{DS} - \alpha \frac{V_{DS}^{2}}{2} \right]$$

$$I_D = \frac{\mu_n C_{ox} W}{2\alpha} (V_{GS} - V_{tn})^2$$
 داریم:  $V_{DS} \leq \frac{V_{GS} - V_{tn}}{\alpha} = \frac{V_{eff}}{\alpha}$ 


$$\alpha \cong 1 + \frac{\Upsilon}{2\sqrt{V_{SB} + |2\phi_F|}}$$

$$\gamma = \frac{\sqrt{2qN_AK_s\epsilon_0}}{C_{ox}}$$

حال با فرض اثر بدنه رابطه جریان تبدیل می شود به:

$$V_{DS} \le \frac{V_{GS} - V_{tn}}{\alpha} = \frac{V_{eff}}{\alpha}$$
 و برای

# مدل سازی سیگنال کوچک



پارامتر  $\mathbf{g}_{s}$  مربوط به اثر بدنه است و به ندرت در مدارهای دیجیتال اهمیت دارد.

امپدانس خروجی ترانزیستور،  $\mathbf{r}_{ds}$  بهره گیت های منطقی را تنها زمانی که گیت در نقطه آستانه خود است تحت تأثیر قرار می دهد و این پارامتر نیز از اهمیت کمی برخوردار است.


پارامتر هدایت،  $\mathbf{g}_{m}$  از آنجا که معیار خوبی برای نشان دادن قابلیت شارژ و دشارژ ترانزیستورهاست، پارامتر مهمتری محسوب می شود.  $\mathbf{v}_{m}$ 

$$g_{m} = \sqrt{2\mu_{n}C_{ox}\frac{W}{L}I_{D}}$$
  $g_{s} = \frac{\gamma g_{m}}{2\sqrt{V_{SB} + |2\phi_{F}|}}$ 

$$\lambda = \frac{k}{2L_{o}/V_{DS} - V_{eff} + \Phi_{0}}$$


$$r_{ds} \cong \frac{1}{\lambda l_D}$$

### خازن های پارازیت مدل سیگنال کوچک



مهمترین خازن معمولاً خازن ورودی گیت است. بسته به ناحیه کاری ترانزیستور معمولاً در محدوده زیر تغییر می کند:

$$\frac{\text{WL}}{2}\text{C}_{\text{Ox}} < \text{C}_{\text{g}} < \text{WLC}_{\text{Ox}}$$




 $C_{db}$  و  $C_{sb}$  و خازن های اتصال مهم هستند


#### تغيير مقياس

Parameter	Scaling factor
Device dimensions, t <sub>ox</sub> , L, W, junction depth	1/S
Doping concentration, N <sub>A</sub>	S
Voltage,V	1/S
Current, I	1/S
Capacitance, εA § t <sub>OX</sub>	1/S
Delay time, VC § I	1/S
Power dissipation (per gate), VI	$1 / S^2$
Power density, VI § A	1
Power-delay product	1 / S <sup>3</sup>


اثر مقیاس در توان مصرفی یکی از مهمترین عوامل کاهش ولتاژ منبع تغذیه از ۵ ولت به ۳.۳ ولت و ۲.۵ ولت است که البته همیشه براحتی امکان پذیر نیست چون:

- ولتاژ تغذیه با فرضیات سیستمی تعیین می گردد و نمی توان آن را کاهش داد
  - نسبت سیگنال به نویز و حاشیه های نویز بسیار کوچک می شوند
- ولتاژ آستانه ترانزیستورها را نمی توان در حضور جریان های زیرآستانه بزرگ، خیلی نزدیک به صفر ایجاد نمود
- سرعت که مهم ترین عامل است و نه با تغییر مقیاس ، بلکه می توان سرعت را به نسبت بیش از S افزایش داد lacksquare






### پدیده قفل شدگی




#### راه حل:



بهره حلقه معکوس کننده ها کوچکتر  $\text{If } e = R_p \text{ is } R_n$  و مهم تر اینکه مقاومت های شانت  $R_p \text{ } e = R_n$ 


و مهم در اینکه معاومت های سانت ۱**۲**۱ و ۲۵ تا حد ممکن کوچک باشد

#### منحنى انتقالي




ولتاژ آستانه نقطه ای است که ولتاژ ورودی با ولتاژ خروجی یکسان باشد دیگر مشخصه مهم، مقدار مطلق بهره سیگنال کوچک در ولتاژ آستانه است در عمل در حدود  $\sqrt{r}$  بهره برای مدارهای با فرکانس بالا حدود  $\sqrt{r}$  تا  $\sqrt{r}$  است.

#### حاشیه های نویز




# تأخير گيت




#### زمان صعود و نزول

زمان صعود (یا نزول) زمانی است که ولتاژ خروجی گیت منطقی از ۱۰٪ تا ۹۰٪ مقدار نهایی خود برسد




معیار بهتر، زمانی است که ورودی گیت از ولتاژ آستانه خود عبور می کند تا زمانی که ولتاژ خروجی به ۷۰٪ مقدار نهایی خود می رسد

- محاسبه دقیق پاسخ گذرا بسیار پیچیده است
- فرض می شود تمامی خازن ها، فقط بین گره های مدار و زمین هستند
  - خازن های تزویج نادیده گرفته می شود
- المان های مداری که باعث شارژ و دشارژ این خازن های پارازیتی می شوند، خود بصورت یک منبع جریان و یا یک مقاومت هستند



ابتدا فرض کنیم المان های مداری که باعث شارژ و دشارژ این خازن های پارازیتی می شوند، بصورت یک منبع جریان هستند:




ا با تغییر این سه عامل می توان سرعت گذار را تغییر داد

$$I = C \frac{dV_C}{dt}$$

$$t_2 - t_1 = \int_{V_{n1}}^{V_{n2}} \frac{C_p dV_n}{I_{ch}(V_n)}$$

$$\Delta t = \frac{C_p \Delta V_n}{I_{ch}}$$



تخمین دیگر: مقدار  $Z_L$  بجای منبع جریان ثابت، با یک مقاومت  $R_L$  تخمین زده می شود

 $R_L$  پاسخ: در خلال زمان صعود، ترانزیستور خاموش است و مقاومتی که توسط خازن بار دیده می شود،  $\star$  خواهد بود که مقدارش  $\star$   $\star$  است. بنابراین:

$$t_{+70\%} = (4000 \times 5 \times 10^{-14}) \ln \left( \frac{3.3 - 0}{3.3 - 2.31} \right) = 2 \times 10^{-10} \times 1.20 = 0.24 \text{ ns} (1.15)$$

در زمان نزول،  $R_L$  موازی با مقاومت معادل ترانزیستور که با  $R_{\rm eq}$  نشان داده می شود. بنابراین مقاومت معادل برابر با ۲۷۹ اهم است.

با فرض اینکه ولتاژ نهایی صفر ولت باشد (در عمل ۲.۳ ولت) است، می دانیم که گذر ۷۰٪– زمانی رخ می دهد که Vout به مقدار ۹۹.۰=(۳.۳)۰.۰–۳.۳ ولت رسیده باشد. بنابراین

$$R_{L} \geqslant \bigvee_{CH} = \frac{\bigvee_{DD} - \bigvee_{n}}{R_{L}}$$

$$\Delta t = R_L C_p In \left( \frac{V_{DD} - V_{n-1}}{V_{DD} - V_{n-2}} \right)$$

$$t_{-70\%} = (279 \times 5 \times 10^{-14}) \ln \left( \frac{0 - 3.3}{0 - 0.99} \right) = 1.4 \times 10^{-11} \times 1.20 = 0.017 \text{ ns}$$