

Trabajo Práctico 1 — Implementación de un Sistema Secuencial en VHDL

[6617] Sistemas Digitales Primer cuatrimestre de 2024

Padrón	Alumna	Dirección de correo
101456	Pérez Andrade, Violeta	viperez@fi.uba.ar

$\mathbf{\acute{I}ndice}$

1.	Introducción	
2.	Desarrollo	
	2.1. Semáforos FSM	
	2.2. Counter Dynamic	
	2.3. Counter Time	
	2.4. Semaforos - Top Level	
3.	Simulación	
4.	. Síntesis	
5.	Anexo	
	5.1 Código	

1. Introducción

El presente trabajo práctico tiene como objetivo fijar el concepto de circuito secuencial sincrónico aplicando el lenguaje de descripción de hardware VHDL. Para esto, se implementó un circuito para controlar dos semáforos en un cruce de calles.

2. Desarrollo

El circuito tiene seis posibles salidas, dependiendo del estado en el que se encuentre. En la siguiente figura en cada fila se puede ver para cada estado el color de cada semáforo.




Figura 1: Tabla de estados

El tiempo en amarillo será de 3 segundos mientras que en rojo y verde será de 30. A partir de esto, el sistema puede ser representado mediante el siguiente diagrama de estados




Figura 2: Diagrama de estados

Para esto fueron desarrollados tres módulos principales

2.1. Semáforos FSM

Este módulo es responsable de controlar los estados del sistema de semáforos. Implementa una máquina de estados finitos (FSM) con seis estados diferentes, como se muestra en la Figura 1. Cada estado corresponde a una combinación específica de luces en los dos semáforos.

2.2. Counter Dynamic

Este módulo es un contador binario asincrónico que cuenta hasta un valor máximo. Cuando el contador alcanza su valor máximo, envía una señal indicando que sya se completo un ciclo de conteo.

2.3. Counter Time

También es un contador pero cuenta eventos basados en el tiempo. Usa el período del reloj y el período de tiempo especificado para determinar cuándo incrementar el contador. Calcula cuantos ciclos de reloj se deben contar a partir del tiempo dado, y usa el modulo *counter dynamic* para contarlos.

2.4. Semaforos - Top Level

En este modulo se instancia al semaforo_fsm además de dos contadores, uno para controlar el tiempo de duración del estado de 30 segundos y otro para controlar el tiempo de duración del estado de 3 segundos. El semáforo tiene dos señales de salida que son leídas por cada contador y les indica cuando debe empezar a contar. Además de dos señales de entrada enviadas por los contadores dando aviso de que el conteo finalizo y a partir de eso efectúa el cambio de estado.

3. Simulación

A continuación se puede ver una simulación del sistema, la misma se realizó usando la herramienta GHDL. Para poder apreciar varios estados, se utilizó un valor de frecuencia de clock menor $(10\,\mathrm{Hz})$.



Figura 3: Simulación

4. Síntesis

Se realizó la síntesis sobre el dispositivo FPGA xc7a15tftg256-1 con el software Vivado, se puede ver el esquemático a continuación con los módulos, entradas y salidas descriptos en la sección 2.




Figura 4: Síntesis

5. Anexo

Se muestra a continuación el código desarrollado

5.1. Código

Top level:

```
library ieee;
  use ieee.std_logic_1164.all;
  use work.tp1_pkg.all;
  entity semaforos is
      generic (
           constant CLK_PERIOD : time := 20 ns
      );
      port(
                               : in std_logic;
               rst
10
                               : in std_logic;
11
               semaforo1
                               : out semaforo;
12
               semaforo2
                               : out semaforo
          );
  end semaforos;
16
  architecture behavioral of semaforos is
17
      signal counter_30s_end, counter_3s_end : std_logic;
18
      signal counter_30s_start, counter_3s_start : std_logic;
19
20
      signal estado : t_semaforo_state;
21
  begin
22
23
      counter_3s : entity work.counter_time
24
           generic map (
25
               CLK_PERIOD => CLK_PERIOD,
26
               COUNTER_PERIOD => 3 sec
27
          )
28
          port map (
29
               rst => rst,
30
               start => counter_3s_start,
31
               done => counter_3s_end,
32
               clk => clk
33
          );
      counter_30s : entity work.counter_time
           generic map (
37
               CLK_PERIOD => CLK_PERIOD,
38
               COUNTER_PERIOD => 30 sec
39
40
          port map (
41
               rst => rst,
42
               start => counter_30s_start,
43
               done => counter_30s_end,
44
               clk => clk
45
          );
46
47
      u_semaforos_fsm: entity work.semaforos_fsm
48
          port map(
49
              rst => rst,
50
               clk => clk,
51
```

```
state => estado,
semaforo1 => semaforo1,
counter_30s_start => counter_30s_start,
counter_3s_start => counter_3s_start,
counter_30s_end => counter_30s_end,
counter_3s_end => counter_3s_end,
semaforo2 => semaforo2

end behavioral;
```

```
library ieee;
use ieee.std_logic_1164.all;

package tp1_pkg is
    type t_semaforo_state is (SO, S1, S2, S3, S4, S5);

type semaforo is record
    verde : std_logic;
    rojo : std_logic;
    amarillo: std_logic;
end record;

end tp1_pkg;
```

Semaforos_FSM:

```
1 library ieee;
  use ieee.std_logic_1164.all;
  use work.tp1_pkg.all;
  entity semaforos_fsm is
      port(
                                : in std_logic;
               rst
               clk
                                : in std_logic;
               counter_3s_start: out std_logic;
               counter_30s_start: out std_logic;
10
               counter_3s_end: in std_logic;
11
               counter_30s_end: in std_logic;
12
               state : out t_semaforo_state;
13
                             : out semaforo;
               semaforo1
14
               semaforo2
                               : out semaforo
          );
17 end semaforos_fsm;
19 architecture behavioral of semaforos_fsm is
      signal sem1, sem2 : semaforo;
20
21 begin
      process(clk,rst)
22
23
      begin
          if rst='1' then
24
               state <= S0;
25
               counter_30s_start <= '1';</pre>
           elsif clk = '1' and clk'event then
               counter_30s_start <= '0';</pre>
               counter_3s_start <= '0';</pre>
29
               state <= state;</pre>
30
               case state is
31
                   when SO =>
32
```

```
if (counter_30s_end) then
33
                             state <= S1;
34
                              counter_3s_start <= '1';</pre>
35
                         end if;
36
                     when S1 =>
37
                         if (counter_3s_end) then
38
                             state <= S2;
                             counter_3s_start <= '1';</pre>
                         end if;
                    when S2 =>
42
                         if (counter_3s_end) then
43
                             state <= S3;
44
                              counter_30s_start <= '1';</pre>
45
                         end if;
46
                     when S3 =>
47
48
                         if (counter_30s_end) then
49
                              state <= S4;
                              counter_3s_start <= '1';</pre>
                         end if;
                    when S4 =>
52
                         if (counter_3s_end) then
53
                             state <= S5:
54
                             counter_3s_start <= '1';</pre>
55
                         end if;
56
                    when S5 =>
57
                         if (counter_3s_end) then
58
                             state <= S0;
                              counter_30s_start <= '1';</pre>
                         end if;
                end case;
63
                sem1 <= (verde => '0', rojo => '0', amarillo => '0');
64
                sem2 <= (verde => '0', rojo => '0', amarillo => '0');
65
66
                case state is
67
                     when SO =>
68
                         sem1.verde
                                        <= '1';
69
                                       <= '0';
                         sem1.rojo
70
                         sem1.amarillo <= '0';</pre>
                         sem2.verde <= '0';
72
                                       <= '1';
                         sem2.rojo
73
                         sem2.amarillo <= '0';</pre>
74
                     when S1 =>
75
                                      <= '0';
                         sem1.verde
76
                                       <= '0';
77
                         sem1.rojo
                         sem1.amarillo <= '1';</pre>
78
                         sem2.verde
                                      <= '0';
79
                         sem2.rojo
                                       <= '1';
80
                         sem2.amarillo <= '0';</pre>
                     when S2 =>
                                      <= '0';
                         sem1.verde
                                        <= '1';
                         sem1.rojo
                         sem1.amarillo <= '0';</pre>
85
                         sem2.verde <= '0';</pre>
86
                         sem2.rojo
                                       <= '0':
87
                         sem2.amarillo <= '1';</pre>
88
                    when S3 =>
89
                         sem1.verde
                                      <= '0';
90
```

```
sem1.rojo
                                         <= '1';
                           sem1.amarillo <= '0';</pre>
92
                           sem2.verde <= '1';
93
                           sem2.rojo <= '0';
94
                           sem2.amarillo <= '0';</pre>
95
                      when S4 =>
                           sem1.verde <= '0';
                                         <= '1';
                           sem1.rojo
                           sem1.amarillo <= '0';</pre>
                           sem2.verde <= '0';
100
                                         <= '0';
                           sem2.rojo
101
                           sem2.amarillo <= '1';</pre>
102
                      when S5 =>
103
                           sem1.verde
                                         <= '0';
104
                           sem1.rojo
                                         <= '0';
105
                           sem1.amarillo <= '1';</pre>
106
                           sem2.verde <= '0';</pre>
107
                                         <= '1';
                           sem2.rojo
                           sem2.amarillo <= '0';</pre>
109
                 end case;
110
            end if;
111
        end process;
112
113
        semaforo1 <= sem1;</pre>
114
        semaforo2 <= sem2;</pre>
115
116
end behavioral;
```

Contadores:

```
1 library ieee;
use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
4 use ieee.math_real.all;
6 entity counter_dynamic is
      generic (
          constant COUNTS : natural
      );
9
      port(
10
11
          rst : in std_logic;
12
          clk : in std_logic;
13
          enable : in std_logic;
          done : out std_logic
      );
16
  end counter_dynamic;
17
  architecture behavioral of counter_dynamic is
18
      constant N : integer := integer(ceil(log2(real(COUNTS))));
19
      signal counter : unsigned(N-1 downto 0);
20
  begin
21
      process(clk,rst)
      begin
          if rst='1' then
               counter <= (others => '0');
               done <= '0';
          elsif clk = '1' and clk'event then
27
              if (enable) then
28
                   if counter = COUNTS-1 then
29
```

```
counter <= (others => '0');
done <= '1';
else
counter <= counter + 1;
done <= '0';
end if;
end if;
end if;
end process;
end behavioral;</pre>
```

```
1 library ieee;
use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
  use ieee.math_real.all;
  entity counter_time is
      generic (
           constant CLK_PERIOD : time;
           constant COUNTER_PERIOD : time
      );
10
      port(
11
          rst : in std_logic;
12
          clk : in std_logic;
13
          start : in std_logic;
14
          done : out std_logic
15
      );
16
17 end counter_time;
19 architecture behavioral of counter_time is
      constant COUNTS : natural := COUNTER_PERIOD/CLK_PERIOD;
20
      signal counting : std_logic;
21
22 begin
      process (clk,rst) begin
23
          if rst = '1' then
^{24}
               counting <= '0';</pre>
25
           elsif clk = '1' and clk'event then
26
27
               if start then
                   counting <= '1';</pre>
               elsif done then
                   counting <= '0';
30
               else
31
                    counting <= counting;</pre>
32
               end if;
33
           end if;
34
      end process;
35
36
      counter: entity work.counter_dynamic
           generic map (
               COUNTS => COUNTS
           )
40
41
           port map (
42
               rst => rst,
               clk => clk,
43
               enable => counting,
44
               done => done
45
           );
46
47
```

```
48 end behavioral;
```

Test bench:

```
library ieee;
use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
4 use work.tp1_pkg.all;
6 entity tb is
7 end tb;
9 architecture sim of tb is
10
       constant CLK_PERIOD : time := 100 ms;
11
      constant TEST_TIME : time := 100 sec;
12
13
      signal clk, rst : std_logic := '0';
14
15
      signal semaforo1 : semaforo;
16
      signal semaforo2 : semaforo;
17
  begin
18
19
      \verb"u_semaforos: entity" work.semaforos"
20
           generic map (
21
               CLK_PERIOD => CLK_PERIOD
22
           )
23
           port map (
24
               rst => rst,
25
               clk => clk,
26
               semaforo1 => semaforo1,
28
                semaforo2 => semaforo2
           );
       -- Clock process
32
       {\tt clk\_process} : {\tt process}
      begin
33
           while now < TEST_TIME loop</pre>
34
               clk <= '0';
35
               wait for CLK_PERIOD / 2;
36
37
               clk <= '1';
38
                wait for CLK_PERIOD / 2;
39
           end loop;
           wait;
40
       end process clk_process;
41
42
       -- Reset process
43
      {\tt reset\_process} : {\tt process}
44
      begin
45
           rst <= '1'; -- Assert reset
46
           wait for CLK_PERIOD * 2; -- Hold reset for 2 clock cycles
47
48
           rst <= '0'; -- De-assert reset
           wait;
       end process reset_process;
52 end sim;
```