Булева алгебра та логічні елементи

Логічні елементи (Digital Logic Gates)

Логічний елемент — це електронна схема, яка приймає логічні рішення на основі комбінації цифрових сигналів, присутніх на її входах.

Цифровий логічний елемент може мати більше ніж один вхід, наприклад, входи A, B, C, D тощо, але зазвичай має лише **один цифровий вихід (Q)**. Окремі логічні елементи можна **з'єднувати або каскадувати**, щоб утворити логічну функцію з будь-якою бажаною кількістю входів, або створювати **комбінаційні та послідовні схеми**, або реалізовувати **різні логічні функції** на основі стандартних елементів.

Стандартні комерційно доступні цифрові логічні елементи випускаються у двох основних сімействах або форм-факторах: **TTL (Transistor-Transistor Logic)** — транзисторно-транзисторна логіка, наприклад **серія 7400**, і **CMOS (Complementary Metal-Oxide-Silicon)** — комплементарна метал-оксид-напівпровідникова технологія, представлена **серією 4000**. Позначення **TTL або CMOS** стосується **технології виготовлення інтегральної схеми (IC)**, або, як її частіше називають, **«чіпа»**

Як правило, **логічні IC TTL** використовують **біполярні транзистори NPN та PNP типу**, тоді як **логічні IC CMOS — комплементарні польові транзистори типу MOSFET або JFET** як у вхідних, так і у вихідних ланцюгах.

Окрім технологій TTL і CMOS, **прості цифрові логічні елементи** також можна створити шляхом з’єднання **діодів, транзисторів і резисторів**, утворюючи такі типи схем:

- **RTL (Resistor-Transistor Logic)** — резисторно-транзисторна логіка
- **DTL (Diode-Transistor Logic)** — діодно-транзисторна логіка
- **ECL (Emitter-Coupled Logic)** — логіка з емітерним зв’язком

Однак ці типи зараз **використовуються рідше** порівняно з популярною **сімейством CMOS**.

Інтегральні схеми (IC), або, як їх частіше називають, **"чіпи"**, можуть бути згруповані в **логічні сімейства** залежно від **кількості окремих транзисторів або логічних елементів («воріт»)**, які вони містять у своїй структурі. Наприклад, **простий елемент AND** може містити лише кілька транзисторів для своєї роботи.

У той час як **більш складний мікропроцесор** може містити **мільярди окремих логічних воріт на одному кристалі**. Інтегральні схеми класифікують відповідно до **кількості логічних елементів** або **складності схем усередині одного чіпа**, з **загальною класифікацією за кількістю логічних елементів**:

Класифікація інтегральних схем

- **Мала ступінь інтеграції (SSI – Small Scale Integration)** — містить **до 10 транзисторів** або кілька логічних елементів в одному корпусі, таких як елементи **AND, OR, NOT**.
- **Середня ступінь інтеграції (MSI – Medium Scale Integration)** — від **10 до 100 транзисторів** або десятки логічних елементів в одному корпусі. Виконують цифрові операції, як-от: **суматори, декодери, лічильники, тригери, мультиплексори.**
- **Велика ступінь інтеграції (LSI – Large Scale Integration)** — від **100 до 1 000 транзисторів** або сотні логічних елементів. Виконують специфічні цифрові функції: **чіпи вводу/виводу, пам'ять, арифметико-логічні пристрої (ALU)**.
- **Дуже велика ступінь інтеграції (VLSI – Very-Large Scale Integration)** — від **1 000 до 10 000** транзисторів або тисячі логічних елементів. Виконують обчислювальні функції, такі як **процесори, великі масиви пам’яті, програмовані логічні пристрої (PLD)**.
- **Надвелика ступінь інтеграції (SLSI – Super-Large Scale Integration)** — від **10 000 до 100 000** транзисторів в одному корпусі. Використовуються у: **мікропроцесорах, мікроконтролерах, базових PIC-контролерах, калькуляторах**.
- **Ультравелика ступінь інтеграції (ULSI – Ultra-Large Scale Integration)** — **понад 1 мільйон транзисторів**. Це найпотужніші чіпи, які використовуються в процесорах комп’ютерів (CPU), графічних процесорах (GPU), відео-процесорах, мікроконтролерах, FPGA та складних PIC-контролерах.

Хоча класифікація **ULSI (ультравелика ступінь інтеграції)** використовується рідше, існує ще один рівень інтеграції, який відображає **високу складність інтегральної схеми** — це **System-on-Chip (SoC)**, або **«система на кристалі»**.

У цьому випадку **всі основні компоненти** — **мікропроцесор, пам’ять, периферія, логіка вводу/виводу тощо** — виготовляються **на одному кремнієвому кристалі**, що фактично становить **повноцінну електронну систему в одному чіпі**, буквально втілюючи слово **«інтегрована» в інтегральній схемі**.

Такі **завершені інтегральні мікросхеми**, які можуть містити **до 100 мільйонів окремих транзисторів на основі CMOS** в одному корпусі, зазвичай використовуються в:

- мобільних телефонах
- мікроконтролерах
- чіпах типу PIC
- робототехніці

Закон Мура

У 1965 році **Гордон Мур**, співзасновник корпорації Intel, передбачив:
«Кількість транзисторів і резисторів на одному чіпі подвоюватиметься приблизно кожні 18 місяців», що стало основою для розвитку технології напівпровідникових логічних елементів.

У той час на одному кремнієвому кристалі було всього близько **60 окремих транзисторів**.

В **1971 році** вийшов перший у світі **мікропроцесор Intel 4004** — з 4-бітною шиною даних та приблизно **2 300 транзисторів**, що працювали на частоті близько **600 кГц**.

Сьогодні серед провідних продуктів Intel — **Core Ultra 9 285K** з лінійки **Arrow Lake**, представлений **24 жовтня 2024 року**. Цей 8-ядерний процесор (8-ядер, 16 потоків) працює на частотах до **5,7 ГГц**, із **36 МБ L3-кешу**, підтримує графіку Intel Arc і оснащений **NPU для ШІ-прискорення** (до 13 TOPS)

Хоча Intel офіційно не розкриває точну кількість транзисторів у сучасних процесорах, за оцінками експертів, такі процесори як i9-13900K (13-го покоління) можуть містити приблизно **25,9 мільярдів транзисторів**, виходячи з розміру кристалу та техпроцесу Intel 7 (~100 млн транзисторів на мм^2)

Цифрові логічні стани

Цифровий логічний елемент — це основний будівельний блок, з якого створюються всі цифрові електронні схеми та мікропроцесорні системи. Базові логічні елементи виконують **логічні операції AND, OR та NOT** над **бінарними числами**.

У цифровому логічному проєктуванні дозволені лише **два рівні напруги** або **два стани**, які зазвичай називаються:

- **Логічна “1” і Логічний “0”**

- або **HIGH (високий)** і **LOW (низький)**
- або **TRUE (істина)** і **FALSE (хиба)**

Ці два стани представляються в **булевій алгебрі** та **таблицях істинності** бінарними числами:

- **“1”** — логічна одиниця
- **“0”** — логічний нуль

Хороший приклад цифрового стану — це **звичайний світловий вимикач**:

- він може бути або **“УВІМКНЕНИЙ” (ON)**, або **“ВИМКНЕНИЙ” (OFF)**
- один стан або інший, але **не обидва одночасно**

Булева алгебра	**Символ у булевій алгебрі**	**Стан напруги**
логічна одиниця “1”	TRUE	Високий (HIGH)
логічна одиниця “0”	FALSE	Низький (LOW)

Більшість цифрових логічних елементів та цифрових систем використовують **«позитивну логіку» (Positive Logic)**, у якій:

- **Логічний рівень “0” або “LOW”** представлений **нулевою напругою (0 В)** або **землею (GND)**
- **Логічний рівень “1” або “HIGH”** — це **вища напруга**, зазвичай **+5 В** (або +3.3 В у сучасних мікросхемах)


Перемикання між рівнями напруги — від логічного “0” до “1” або навпаки — має відбуватись якнайшвидше, щоб **уникнути помилок у роботі логічної схеми**.

Також існує комплементарна система «негативної логіки» **(Negative Logic)**, у якій значення та правила для логічного “0” і логічної “1” змінені місцями.
Проте в цьому розділі про цифрові логічні елементи ми будемо розглядати лише позитивну логіку, оскільки **вона є найбільш поширеною**.

У стандартних IC TTL (транзисторно-транзисторна логіка) існує заздалегідь визначений діапазон напруг для вхідних і вихідних рівнів, які точно визначають, що вважається **логічною “1”** і що — **логічним “0”**.

Ці діапазони показано нижче:

Рівні вхідної та вихідної напруги TTL



Існує **велика різноманітність типів логічних елементів** як у **біполярному сімействі 7400**, так і в **CMOS-сімействі 4000** цифрових логічних елементів, наприклад: **74Lxx, 74LSxx, 74ALSxx, 74HCxx, 74HCTxx, 74ACTxx** тощо — кожне з них має свої **переваги та недоліки** порівняно з іншими.

Точна напруга перемикання, необхідна для формування логічного “0” або “1”, залежить від конкретного сімейства логіки.

Однак, при використанні **стандартного живлення +5 вольт**:

- будь-яка **вхідна напруга від 2,0 В до 5 В** вважається **логічною “1” або HIGH**
- будь-яка **напруга нижче 0,8 В** — це **логічний “0” або LOW**

Діапазон між 0,8 В і 2,0 В, як на вході, так і на виході, називається невизначеною зоною (Indeterminate Region). Робота в цій зоні може призвести до неправильного або нестабільного виходу логічного елемента.

Сімейство **CMOS 4000** використовує **інші рівні напруги**, ніж TTL, оскільки ці елементи побудовані на основі **польових транзисторів (FET)**.
У CMOS-технології:

- **логічна “1”** — це **від 3,0 В до 18 В**
- **логічна “0”** — це **нижче 1,5 В**

У наступній таблиці показано різницю між рівнями логіки для традиційних TTL та CMOS логічних елементів.

Рівні логіки TTL та CMOS


Тип пристрою	Логіка 0	Логіка 1
TTL	0 до 0,8 В	2,0 до 5 В (VCC)
CMOS	0 до 1,5 В	3,0 до 18 В (VDD)

Отже, з наведених вище спостережень ми можемо визначити **ідеальний TTL логічний елемент** як такий, у якого:

- **логічний рівень “0” (LOW)** відповідає **0 вольтам (земля)**
- **логічний рівень “1” (HIGH)** відповідає **+5 вольтам**

Це можна зобразити наступним чином:

Ідеальні рівні напруги TTL цифрового логічного елемента



Коли перемикач відкривається або закривається, він формує або **логічний рівень “1”**, або **логічний рівень “0”**, при цьому резистор **R називається “підтягуючим” (pull-up) резистором**.

Шуми в цифровій логіці (Digital Logic Noise)

Між чітко визначеними значеннями **HIGH і LOW** існує так звана **«нейтральна зона»** (позначена синім кольором), або **"нічия земля"**. Якщо подати **напругу, що потрапляє в цю зону**, **невідомо**, чи логічний елемент розпізнає її як **“0”** чи **“1”** — в результаті **вихід стає непередбачуваним**.

Що таке шум?

Шумом називають **випадкові та небажані напруги**, які **індукуються в електронні кола** внаслідок зовнішніх завад, таких як:


- Перемикання поруч розташованих елементів
- Коливання у джерелі живлення
- Наводки з проводів, які вловлюють **електромагнітне випромінювання**

Що таке шумозахищеність?

Щоб логічний елемент не реагував на шум, він повинен мати певний запас завадостійкості (noise margin) або шумоімунітет (noise immunity).

Шумозахищеність цифрового логічного елемента (Digital Logic Gate Noise Immunity) — це здатність правильно функціонувати навіть у присутності завад.

Шумозахищеність цифрового логічного елемента





У наведеному вище прикладі **сигнал шуму накладається на напругу живлення Vcc**, і доти, доки він залишається вище **мінімального рівня (VON(min))**, **вхід та вихід логічного елемента не змінюються**.

Але коли **шум перевищує допустимий рівень** і імпульс спричиняє зниження напруги нижче цього рівня, **логічний елемент може сприйняти це як низький рівень** і **вихід перемкнеться помилково**.

Тому, щоб **логічний елемент був нечутливим до шуму**, він повинен **витримувати певний рівень небажаного шуму на вході** без зміни вихідного стану.

Прості базові цифрові логічні елементи

Прості цифрові логічні елементи можна створити, комбінуючи **транзистори, діоди та резистори**. Наприклад: **елемент І на DRL** (діодно-резисторній логіці) та **елемент НЕ-І на DTL** (діодно-транзисторній логіці).

Діодно-резисторна схема	Діодно-транзисторна схема
 Двовходовий елемент І (AND)	 Двовходовий елемент НЕ-І (NAND)

Простий **двовходовий діодно-резисторний елемент І** можна перетворити на **елемент НЕ-І (NAND)**, додавши лише один **транзисторний інвертуючий каскад (NOT)**.

Використання **дискретних компонентів** — таких як **діоди, резистори та транзистори** — для побудови логічних елементів **не застосовується в комерційних мікросхемах**, оскільки такі схеми мають **велику затримку розповсюдження (propagation delay)** та **втрати енергії через підтягувальні резистори**.

Ще один недолік **діодно-резисторної логіки** — **відсутність Fan-out**, тобто **неможливість одного виходу керувати кількома входами наступних етапів**. Також ця схема **не забезпечує повне вимкнення**, оскільки логічний “0” має напругу на виході **приблизно 0.6 В** (через падіння на діоді).


Тому в сучасній електроніці використовуються схеми **TTL** та **CMOS**.

Базові логічні елементи TTL

Простий **діодно-резисторний елемент І**, наведений вище, використовує **окремі діоди для кожного входу**.

Оскільки **біполярний транзистор** фактично є **двома з'єднаними p-n переходами**, тобто **NPN або PNP пристроєм**, то в **діодно-транзисторній логіці (DTL)** вхідні діоди можна **замінити одним NPN транзистором з кількома емітерами**.

Це дозволяє створити інший тип логічної схеми — **транзисторно-транзисторну логіку (TTL)**.



Двовходовий елемент НЕ-І (NAND)

Ось переклад з **виділеними ключовими моментами**:

Ця спрощена схема **елемента НЕ-І (NAND)** складається з **вхідного транзистора TR1**, який має **два (або більше) емітерні виводи**, та **одноступеневого інвертуючого NPN ключового транзистора TR2**.

Коли **будь-який або обидва емітери TR1** (що відповідають входам "A" і "B") **підключені до логічного рівня "0" (LOW)**, базовий струм TR1 проходить через його **перехід база-емітер до землі (0 В)**. Транзистор TR1 **відкривається (насичується)**, і його колектор слідує за напругою. У результаті **база TR2 з'єднується з землею (0 В)**, тому **TR2 "закритий"**, і **вихід Q — ВИСОКИЙ (HIGH)**.

Коли **обидва входи "A" і "B" перебувають у стані логічної "1" (HIGH)**, транзистор TR1 **вимикається (OFF)**, база TR2 стає ВИСОКОЮ, TR2 **вмикається (ON)**, і **вихід Q — НИЗЬКИЙ (LOW)** завдяки дії ключового каскаду.

Кілька емітерів TR1 використовуються як входи, таким чином реалізуючи **функцію логічного елемента NAND**.

Емітерно-зв’язана цифрова логіка (Emitter-Coupled Logic, ECL)

Emitter Coupled Logic (ECL) — це ще один тип **цифрової логіки на біполярних транзисторах**, де транзистори **не працюють у режимі насичення**, як у стандартній **TTL-логіці**. Замість цього **вхідні та вихідні каскади мають конфігурацію push-pull**, а **напруга живлення — від’ємна щодо землі**.

Це дозволяє значно **збільшити швидкість роботи** — **до гігагерцового діапазону**, порівняно зі звичайною TTL. Але при цьому **ECL чутливіша до шуму**, оскільки транзистори працюють в **активному режимі**, де **не лише перемикають, а й підсилюють сигнали**.

Підродини інтегральних схем серії “74”

З удосконаленням схемотехніки для зменшення **затримки поширення, споживання струму, fan-in та fan-out**, **біполярна TTL-технологія** стала основою **родини цифрових мікросхем “74”**, наприклад:

- **7400** — чотири 2-входові елементи NAND
- **7402** — чотири 2-входові елементи NOR

Підродини серії **74xxx** розрізняються за **технологією виготовлення**, і це позначається **літерами між “74” і номером пристрою**.

Основні підродини мікросхем серії 74xx:

- **74xx або 74Nxx: Стандартна TTL**
  Перша серія логічних елементів.
  ⏱️ Затримка: ~10 нс ⚡ Споживання: ~10 мВт 🔋 Живлення: 4.75–5.25 В

- **74Lxx: TTL з низьким споживанням енергії**
  Зменшене споживання за рахунок додаткових резисторів, але **менша швидкість**.
  🔋 Живлення: 4.75–5.25 В

- **74Hxx: TTL з високою швидкістю**
  Підвищена швидкість за рахунок **меншої кількості резисторів**, але **більше споживання**.
  🔋 Живлення: 4.75–5.25 В

- **74Sxx: TTL на Шотткі-діодах**

  Покращено **швидкість, вхідний опір**, споживання ~2 мВт.

  🔋 Живлення: 4.75–5.25 В

- **74LSxx: TTL на Шотткі з низьким споживанням**

  Як 74Sxx, але з **покращеним енергоспоживанням**.

  🔋 Живлення: 4.75–5.25 В

- **74ASxx: Advanced Schottky TTL**

  Підвищена швидкість, але **споживання ~22 мВт**.

  🔋 Живлення: 4.5–5.5 В

- **74ALSxx: Advanced Low Power Schottky TTL**

  Дуже **низьке споживання ~1 мВт**, **швидкість ~4 нс**.

  🔋 Живлення: 4.5–5.5 В

- **74HCxx: Високошвидкісна CMOS**

  CMOS-технологія, дуже **низьке споживання (<1 мкА)**, **сумісність з CMOS**.

  🔋 Живлення: 4.5–5.5 В

- **74HCTxx: Високошвидкісна CMOS з TTL-входами**

  Як 74HCxx, але **сумісність із TTL-входами**, **затримка ~16 нс**.

  🔋 Живлення: 4.5–5.5 В

Базовий цифровий логічний елемент на CMOS


Одним з головних недоліків **логічних елементів серії TTL** є те, що вони побудовані на **біполярній транзисторній логіці**, а транзистори — це **струмові пристрої**, які **споживають значну кількість енергії** від **постійного джерела +5 В**.

Крім того, **біполярні транзисторні елементи TTL мають обмежену швидкодію** при перемиканні між станами “ВИМК.” та “УВІМК.”. Це називається **затримкою поширення сигналу (gate delay або propagation delay)**.

Щоб подолати ці обмеження, було розроблено **доповнювальну МОП-логіку (CMOS – Complementary Metal Oxide Semiconductor)**, яка використовує **польові транзистори (FET)**.

Оскільки ці елементи використовують **одночасно P-канальні та N-канальні MOSFETи**, то **в стані спокою (без перемикань)** їхнє **споживання енергії практично нульове** (близько **1–2 мкА**), що робить їх ідеальними для **малопотужних пристроїв на батарейках**.

Також **CMOS-елементи забезпечують швидкість перемикання понад 100 МГц**, що дозволяє використовувати їх у **високочастотних таймерах та комп'ютерних схемах**.



Двовходовий логічний елемент НЕ-І (NAND)

Цей приклад **базового CMOS-елемента НЕ-І (NAND)** містить **два P-канальні та два N-канальні MOSFET-и з інверсним каналом** (enhancement type). **Кожен вхід складається з пари P- і N-канального транзистора**.

Коли **вхід "A" або "B" (або обидва)** підключені до **логічного "0" (земля)**, відповідні **N-канальні транзистори TR3 або TR4 вимкнені**, і через **TR1 і TR2 (P-канальні)** протікає струм. Це забезпечує **високий рівень на виході (Q = 1)**.

Коли вхід "A" стає **логічною "1"**, пара TR1–TR3 змінює стан — **TR3 вмикається**. Те саме відбувається з парою TR2–TR4, коли вхід "B" стає логічною "1".

Лише коли **обидва входи перебувають у стані “1”**, **TR3 і TR4 проводять**, і вихід **Q переходить у стан логічного “0”**. Тобто **Q = 0**, що відповідає поведінці **елемента НЕ-І (NAND)**.

CMOS проти TTL: покращення і особливості

Завдяки покращенням у **швидкості перемикання**, **низькому енергоспоживанню** та **меншій затримці**, була розроблена **CMOS-серія 4000** (родина **“CD”**), яка **доповнює TTL-логіку**.

Як і в TTL, **всі основні логічні елементи доступні у CMOS-виконанні**:

- **CD4011** — чотири 2-входові елементи NAND
- **CD4001** — чотири 2-входові елементи NOR

CMOS-логіка використовує **одночасно N-канальні й P-канальні транзистори**, які **виготовляються на одній підкладці**, що дає змогу реалізовувати різні логічні функції.

Недоліки CMOS у порівнянні з TTL:

- **Чутливість до статичної електрики** — легко пошкоджуються;
- **Широкий діапазон живлення**: CMOS працює при **+3В до +18В**, тоді як TTL — при **+5В**;
- Потрібно **дотримуватись антистатичних заходів**: працювати на **антистатичних килимках**, використовувати **браслети**, **не діставати мікросхему з упаковки без потреби**.


Поширені підродини CMOS:

- **4000B серія**: Стандартна CMOS
  - 🔹 Перші буферизовані CMOS-мікросхеми
  - 🔋 Живлення: **3.0–18 В**

- **74C серія**: 5V CMOS
  - 🔹 **Сумісні по виводах зі стандартними TTL-мікросхемами**
  - 🔹 CMOS-внутрішність, але TTL-сумісні входи
  - 🔋 Живлення: **3.0–18 В**

У наступному уроці з цифрової логіки ми розглянемо **функцію логічного елемента AND**, як у **TTL**,

Логічний елемент ANDтак і в **CMOS**, разом з **булевим описом** і **таблицями істинності**.



Логічний елемент AND — це тип **цифрового логічного елемента**, вихід якого переходить у **високий рівень (логічна “1”) тільки тоді, коли всі його входи перебувають у стані логічної “1”**.

Іншими словами:

- Якщо **всі входи = 1**, то **вихід = 1**
- В усіх інших випадках **вихід = 0**

Це — **базова логічна функція**, яка широко використовується в цифровій електроніці та комп'ютерній логіці.

Вихідний стан логічного елемента AND повертається в **“0” (LOW)**, щойно **будь-який із входів має логічний рівень “0”**. Іншими словами: **будь-який НИЗЬКИЙ вхід дає НИЗЬКИЙ вихід**.

Логіка булевих виразів AND-елемента

У **булевій алгебрі** логічна операція AND — це **логічне множення**, яке позначається крапкою або крапкою посередині: **(·)**

Отже, булевий вираз для 2-входового AND: **A · B = Q**


Опис у словах (логічне визначення):

"Якщо і A, і B істинні, тоді Q істинне." Або простіше: **"Q = 1 лише тоді, коли A = 1 і B = 1"**

Двовходовий логічний елемент AND на транзисторах

Простий **2-входовий логічний елемент AND** можна реалізувати за допомогою **резисторно-транзисторної логіки (RTL)**, у якій **транзистори працюють як ключі**, з’єднані між

собою, як показано нижче. **Входи** підключаються **безпосередньо до баз транзисторів.** Для того, щоб на виході **Q був логічний “1”**, **обидва транзистори мають бути насичені (увімкнені).** Якщо хоча б один із транзисторів вимкнений — **вихід буде “0”**



Логічні елементи AND

Логічні елементи AND доступні у вигляді **цифрових схем**, які реалізують відповідну **логічну функцію**, і мають **умовне графічне позначення**, форма якого **відображає принцип дії елемента AND**.


Типи цифрових AND-елементів

Найбільш поширеним є **2-входовий логічний елемент AND**, який:

– **має два входи**


– **видає логічну “1” тільки тоді**, коли **обидва входи = “1”**

Позначення	Таблиця істинності

<table>
<tr><td> 

2-входовий логічний елемент AND</td><td>B</td><td>A</td><td>Q</td></tr>
<tr><td rowspan="4"></td><td>0</td><td>0</td><td>0</td></tr>
<tr><td>0</td><td>1</td><td>0</td></tr>
<tr><td>1</td><td>0</td><td>0</td></tr>
<tr><td>1</td><td>1</td><td>1</td></tr>
<tr><td>Булевий вираз Q = A.B</td><td colspan="3">Читається як: A і B дає Q</td></tr>
</table>

3-входовий логічний елемент AND

<table>
<tr><th>Позначення</th><th colspan="4">Таблиця істинності</th></tr>
<tr><td rowspan="9"> 


3-входовий логічний елемент AND</td><td>C</td><td>B</td><td>A</td><td>Q</td></tr>
<tr><td>0</td><td>0</td><td>0</td><td>0</td></tr>
<tr><td>0</td><td>0</td><td>1</td><td>0</td></tr>
<tr><td>0</td><td>1</td><td>0</td><td>0</td></tr>
<tr><td>0</td><td>1</td><td>1</td><td>0</td></tr>
<tr><td>1</td><td>0</td><td>0</td><td>0</td></tr>
<tr><td>1</td><td>0</td><td>1</td><td>0</td></tr>
<tr><td>1</td><td>1</td><td>0</td><td>0</td></tr>
<tr><td>1</td><td>1</td><td>1</td><td>1</td></tr>
<tr><td>Булевий вираз Q = A.B.C</td><td colspan="4">Читається як: A і B і C дає Q</td></tr>
</table>

Оскільки **булевий вираз для операції AND** визначається як **(.)**, тобто **бінарна операція**, **елементи AND можна каскадувати**, щоб реалізувати **будь-яку кількість входів**.

Однак у **комерційних мікросхемах** AND-елементи **зазвичай доступні лише у варіантах з 2, 3 або 4 входами**. Якщо потрібно більше входів, **звичайні AND-елементи слід каскадувати**, тобто **з'єднувати кілька елементів послідовно**, щоб отримати необхідну кількість вхідних сигналів.

Приклад:
Щоб реалізувати 6-входовий AND, можна поєднати два 3-входові AND-елементи та ще один 2-входовий.

Багатовходовий логічний елемент AND



6-input "AND" Function

Булевий вираз для цього 6-входового елемента AND буде таким:

Q = (A · B) · (C · D) · (E · F) Іншими словами: **A I B I C I D I E I F дає Q**

Якщо потрібна непарна кількість входів, будь-які **«невикористані» входи** можна утримувати у стані **логічної "1"**, підключивши їх безпосередньо до джерела живлення через відповідні **підтягуючі резистори (pull-up)**.

Зазвичай доступні **мікросхеми логічних елементів AND**:


TTL логіка (AND Gate)

- **74LS08** — чотири 2-входові елементи AND
- **74LS11** — три 3-входові елементи AND
- **74LS21** — два 4-входові елементи AND

CMOS логіка (AND Gate)

- **CD4081** — чотири 2-входові елементи AND
- **CD4073** — три 3-входові елементи AND
- **CD4082** — два 4-входові елементи AND

Також існує **7408** — чотири 2-входові елементи AND у TTL-виконанні.



Логічний елемент OR

Логічний елемент OR — це тип **цифрової логічної схеми**, вихід якої переходить у **високий рівень (логічна “1”) тільки тоді, коли один або кілька входів перебувають у стані логічної “1”**.

Вихід **Q** логічного елемента **OR** повертається в **“0” (LOW)** тільки тоді, коли **всі його входи перебувають у стані логічного “0”**. Іншими словами: **будь-який вхід у стані “1” (HIGH) дає на виході “1” (HIGH)**. **Булевий вираз** для логічного елемента OR відповідає **логічному додаванню** та позначається **знаком “+”**: **A + B = Q**


Такий елемент OR правильно називати **“інклюзивним OR”**, оскільки **вихід є істинним навіть тоді, коли обидва входи істинні (HIGH)**.

Визначення роботи 2-входового елемента OR: **"Якщо A або B істинні, тоді Q істинне."**

Двовходовий транзисторний елемент OR

Простий **2-входовий інклюзивний логічний елемент OR** можна побудувати на основі **резисторно-транзисторної логіки (RTL)**, використовуючи **транзисторні ключі**, з'єднані відповідним чином.


- **Входи** підключаються **безпосередньо до баз транзисторів**.
- Для появи **високого рівня на виході Q** достатньо, щоб **хоча б один із транзисторів був насичений (увімкнений)**.
- Якщо обидва транзистори вимкнені — **вихід Q буде низьким (0)**.




Логічні елементи OR доступні у вигляді **цифрових схем**, які реалізують потрібну логічну функцію, і мають **умовне графічне позначення**, форма якого відображає принцип роботи елемента OR.

Типи цифрових логічних елементів OR

2-входовий логічний елемент OR — видає логічну "1" на виході, якщо хоча б один із двох входів перебуває у стані "1".


Позначення	Таблиця істинності		
 2-входовий логічний елемент OR	**B**	**A**	**Q**
	0	0	0
	0	1	1
	1	0	1
	1	1	1
Булевий вираз Q = A + B	Читається як: A або B дає Q		

3-входовий логічний елемент OR

Позначення	Таблиця істинності			
 3-входовий логічний елемент OR	**C**	**B**	**A**	**Q**
	0	0	0	0
	0	0	1	1
	0	1	0	1
	0	1	1	1
	1	0	0	1
	1	0	1	1
	1	1	0	1
	1	1	1	1
Булевий вираз Q = A + B + C	Читається як: A або B або C дає Q			

Подібно до елемента **AND**, функція **OR** може мати **будь-яку кількість окремих входів**. Однак у **комерційних мікросхемах** OR-елементи зазвичай доступні у виконанні **з 2, 3 або 4 входами**.

Якщо потрібна більша кількість входів, **елементи OR слід каскадувати** — з'єднувати декілька елементів разом, щоб отримати потрібну кількість вхідних сигналів. **Багатовходовий логічний елемент OR** — це елемент, вихід якого переходить у логічну "1", якщо **будь-який з його численних входів** перебуває у стані "1".



6-input "OR" Function

Булевий вираз для цього **6-входового елемента OR** буде таким: **Q = (A + B) + (C + D) + (E + F)**

Іншими словами: **A АБО B АБО C АБО D АБО E АБО F дає Q**

Якщо потрібна **непарна кількість входів**, будь-які **«невикористані» входи** можна утримувати в стані **логічного "0"**, підключивши їх безпосередньо до землі через відповідні **підтягувальні резистори (pull-down)**.

Зазвичай доступні **мікросхеми логічних елементів OR**:


TTL логіка (OR Gates)

- **74LS32** — чотири 2-входові елементи OR

CMOS логіка (OR Gates)

- **CD4071** — чотири 2-входові елементи OR
- **CD4075** — три 3-входові елементи OR
- **CD4072** — два 4-входові елементи OR

Також існує **7432** — чотири 2-входові логічні елементи OR у TTL-виконанні.



Логічний елемент NOT


Логічний елемент NOT — це **найпростіший з усіх логічних елементів**, який часто називають **інверсним буфером** або просто **інвертором**.

Інверсні логічні елементи NOT — це **одновходові пристрої**, вихід яких зазвичай перебуває на **логічному рівні "1"**, і переходить у **логічний "0" (LOW)**, коли вхід має **логічний "1"**. Іншими словами, він **інвертує** (доповнює) вхідний сигнал.

Вихід елемента NOT знову стає **високим (HIGH)** тільки тоді, коли його вхід перебуває на **логічному рівні "0"**. **Булевий вираз**: $\overline{A} = Q$ **"Якщо A не істинне, тоді Q істинне"**


Логічний елемент NOT на транзисторі

Простий одновходовий логічний елемент NOT можна побудувати за допомогою **резисторно-транзисторної логіки (RTL)**, де вхід підключено **безпосередньо до бази транзистора**. Для отримання інверсного сигналу на виході Q транзистор має бути або **повністю увімкнений (ON)**, або **повністю вимкнений (OFF)**.



Логічні елементи NOT доступні у вигляді **цифрових схем**, які реалізують потрібну логічну функцію. Стандартне графічне позначення **елемента NOT** — це **трикутник, спрямований вправо, із кружечком на виході**. Цей кружечок називають **"бульбашкою інверсії"** (*inversion bubble*).
Він використовується в символах **NOT**, **NAND** і **NOR** на виході для позначення виконання **логічної операції інверсії**.

Бульбашка інверсії вказує на **інверсію (доповнення) сигналу** й може розташовуватись як **на виході**, так і **на вході**, або на обох одночасно.

Позначення	**Таблиця істинності**	
 Інвертор (логічний елемент NOT)	**A**	**Q**
	0	1
	1	0
Булевий вираз Q = не A або $\overline{A}$	Читається як: інверсія A дає Q	

Логічні елементи NOT формують **доповнення (інверсію) вхідного сигналу**. Свою назву вони отримали тому, що коли вхід перебуває в стані **“1” (HIGH)**, вихід **не буде “1”**, а коли вхід — **“0” (LOW)**, вихід **не буде “0”**.


Оскільки це **одновходові пристрої**, елементи NOT зазвичай **не відносять до пристроїв “прийняття рішень”** або повноцінних “воріт” на кшталт AND чи OR, які мають два й більше входів. **Промислові мікросхеми NOT** випускаються у вигляді корпусів, що містять **4 або 6 інверторів**.

“Бульбашка” (о), розташована на виході символу NOT, означає **інверсію (доповнення) вихідного сигналу**. Вона також може бути розташована **на вході елемента**, вказуючи на **активний низький рівень входу (active-LOW)**.

Інверсія вхідного сигналу **не обмежується елементом NOT** і може застосовуватись у будь-якій цифровій схемі або логічному елементі — принцип роботи інверсії **однаковий**, чи вона стоїть на вході, чи на виході. Найпростіше запам’ятати: **бульбашка = інвертор**.

Інверсія сигналу з використанням активного низького рівня (Active-low Input Bubble)

Коли бульбашка позначена **на вході**, елемент або схема сприймають **логічний “0” як активний сигнал**, і виконують свою дію саме при низькому рівні.



Позначення “бульбашкою” для інверсії входу


Еквіваленти на основі NAND та NOR

Інвертор (**логічний елемент NOT**) можна також реалізувати, використовуючи **стандартні логічні елементи NAND або NOR**. Для цього **всі входи елемента з’єднують разом** і підключають до **спільного вхідного сигналу**.


Таким чином:

- **NAND** із усіма об’єднаними входами працює як **NOT**
- **NOR** із усіма об’єднаними входами теж працює як **NOT**

Цей прийом часто застосовують, коли в схемі **немає окремого інвертора**, але є **зайвий NAND або NOR**.



Дуже простий інвертор можна також зробити, використовуючи лише **одноступеневий транзисторний ключовий каскад**, як показано на схемі.



Коли на вхід бази транзистора в точці **“A”** подається високий рівень (**HIGH**), транзистор **відкривається**, і через нього протікає **струм колектора**, створюючи **падіння напруги на резисторі R**. У результаті **вихідна точка “Q”** з’єднується із землею, що призводить до **нульової напруги на виході Q**.

Коли на вхід бази транзистора в точці **“A”** подається низький рівень (**0 В**), транзистор **вимикається (OFF)**, і через резистор **струм колектора не протікає**. У результаті на виході **Q** з’являється **високий рівень**, близький до **+Vcc**.

Отже:

- При **високій напрузі на вході A → вихід Q низький (LOW)**
- При **низькій напрузі на вході A → вихід Q високий (HIGH)**

Таким чином формується **доповнення (інверсія) вхідного сигналу**.