Projeto Integrador: Implementação e Avaliação do
Formato Aritmético Takum na Extensão Vetorial RISC-V (RVV)
Semestre 2026/02

1 Informações Gerais

Disciplina: Arquitetura e Organização de Computadores (AOC).
Carga Horária Estimada: 40 horas.
Modalidade: Em grupo (3 a 5 alunos, sendo 5 o máximo permitido).

2 Introdução

As extensões de instrução Single Instruction, Multiple Data (SIMD) e as unidades vetoriais modernas evoluíram para suportar uma ampla variedade de formatos de ponto flutuante de baixa precisão (como IEEE 754 FP16, bfloat16, OFP8 E4M3 e E5M2) voltados para inteligência artificial e aprendizado profundo. No entanto, a proliferação desses formatos baseados no padrão IEEE 754 introduziu inconsistências, cantos de exceção complexos e sobrecarga na lógica de decodificação no hardware [1].
A aritmética Takum surge como uma alternativa de precisão afunilada (tapered precision), garantindo alto alcance dinâmico mesmo em representações de 8 e 16 bits e compartilhando uma estrutura de decodificação comum de no máximo 12 bits mais significativos. Este projeto propõe a codificação e avaliação de uma extensão vetorial simplificada para a arquitetura aberta RISC-V utilizando o formato Takum [2].

3 Objetivos do Projeto

1. Compreender o impacto da representação numérica no projeto de Conjuntos de Instruções (ISAs) e na complexidade do hardware de Unidades Lógicas e Aritméticas (ALUs).
2. Projetar um decodificador/codificador para o formato Takum em hardware (VHDL/Verilog) ou através de um simulador funcional em nível de ciclo/instrução (C++/Python).
3. Estender um subconjunto de instruções da Extensão Vetorial RISC-V (RVV) para suportar operandos Takum nos tamanhos T8, T16 e T32.
4. Avaliar o impacto da solução em termos de contagem de instruções, erro relativo e suporte a operações de álgebra linear esparsa e kernels de aprendizado de máquina.

4 Diretrizes Gerais

Devido ao papel central que o projeto desempenha e no intuito de satisfazer os objetivos de aprendizagem desta disciplina, os alunos devem concluir o projeto satisfatoriamente. Ao projetar seu sistema, deve-se atentar

ao seguinte:

Seu projeto será avaliado com base na demonstração de aprendizagem dos temas da disciplina. A diretriz aqui é "demonstrar", e o mecanismo para essa demonstração é a sua documentação. Aborda uma postura clara e concisa e descreve cada etapa de forma completa. Seu projeto também será avaliado com base em sua capacidade de analisar as informações gerais que mostram as ferramentas, os recursos necessários e como tomar decisões para melhorar os requisitos impostos de interesse do projeto.

A documentação é uma parte importante do seu projeto. É assim que você comunicará suas ideias para o resto do mundo. Portanto, é importante documentar seu processo. Para este projeto, você o fará por meio de vários documentos.

1. Slides: Usados para a realização da apresentação em aula do desenvolvimento realizado. Descreve o design com detalhes suficientes para que alguém de fora possa entendê-lo completamente e possa conhecer as opções de projeto que foram consideradas, as decisões de projeto que foram tomadas e a justificativa para essas decisões.

2. Jornal/Conferência: Como parte dos requisitos para aprovarem, faz-se necessária a entrega de um documento na forma de artigo de conferência/jornal (escrito em inglês), seguindo as diretrizes dadas pela IEEE para a formatação dos mesmos, veja o link a seguir:
   https://template-selector.ieee.org/secure/templateSelector/publicationType

   Também podem usar o template já disponível no Overleaf no link a seguir:
   https://www.overleaf.com/latex/templates/ieee-journal-paper-template/jbbbdkztwxrd

   O artigo deve conter as seguintes partes

- (a) Title
- (b) Abstract
- (c) Introduction
- (d) Related Works
- (e) Methodology/Proposed Architecture
- (f) Results and Discussion
- (g) Conclusion
- (h) References

Esta parte da documentação deve ser continuamente atualizada para refletir o estado atual do projeto. Todos os membros do grupo são responsáveis por manter o documento de design. Devem registrar o processo pelo qual o design atual foi desenvolvido. Toda a documentação deve ser produto de alta qualidade em formato eletrônico, PDF, html e Word são exemplos de formatos aceitáveis. Diagramas digitalizados limpos e legíveis

são aceitáveis para a apresentação, exceto para o documento jornal/conferência final do projeto.

Todos os materiais devem ser enviados para o repositório para o gerenciamento e versionamento do projeto de sua equipe, que poderá ser no gitlab ou github. Vocês são responsáveis por criar esse repositório. Certifique-se de que seus documentos de projeto sejam facilmente reconhecidos. Mantenha seu repositório organizado.

5 Escopo das Atividades

5.1 Fase 1: Módulo de Decodificação e Aritmética Takum

Implementar a lógica de conversão e operação de números no formato Takum:

1. Extração do bit de sinal (S), bit de direção (D), bits de regime (R), bits de característica (C) e bits de fração (F).
2. Implementação de operações aritméticas fundamentais (Adição/Subtração e Multiplicação) para tamanhos de elementos T8, T16 e T32.

5.2 Fase 2: Extensão do Conjunto de Instruções RISC-V (ISA)

Mapear um conjunto simplificado de instruções vetoriais Takum (proposta Zvtakum):

Table 1: Instruções Propostas e Operações Equivalentes em RVV

Instrução Proposta	Descrição	Operação Equivalente RVV Tradicional
`vtadd.vv`	Adição vetorial elemento a elemento em formato Takum	`vfadd.vv`
`vtsub.vv`	Subtração vetorial elemento a elemento em formato Takum	`vfsub.vv`
`vtmul.vv`	Multiplicação vetorial elemento a elemento em formato Takum	`vfmul.vv`
`vtdot.vv`	Produto escalar vetorial com acúmulo em precisão ampliada	`vdot.* / vfdot.*`
`vncvt.t.t`	Conversão com redução de largura de elemento (ex.: T16 para T8)	`vfncvt.*`

5.3 Fase 3: Simulação e Avaliação Experimental

Realizar a avaliação experimental comparando o comportamento da solução Takum contra o padrão IEEE 754 (FP8, FP16 e FP32):

- Executar a multiplicação de matriz por vetor ($y = A \cdot x$) com matrizes esparsas.

- Calcular a distribuição do erro relativo acumulado em relação à precisão quádrupla (Float128).
- Analisar a redução na complexidade de instruções e do registro de controle e status (CSRs).

6 Entregáveis do Projeto

1. Código Fonte: Repositório contendo o simulador/descrição RTL da ALU Takum-RVV e os scripts de teste automáticos.
2. Relatório Técnico (Artigo IEEE/SBC): Documento de até 6 páginas estruturado contendo: Introdução, Fundamentação Teórica, Metodologia da Arquitetura, Resultados Experimentais e Conclusão.
3. Apresentação Executiva: Apresentação oral de 15 minutos com demonstração funcional do simulador/hardware.

7 Cronograma Sugerido

Table 2: Cronograma de Etapas e Atividades

Etapa	**Descrição da Atividade**	**Prazo Estimado**
Semana 1-2	Revisão bibliográfica e especificação do decodificador Takum.	Semana 2
Semana 3-4	Implementação da ALU e das instruções aritméticas básicas (T8/T16/T32).	Semana 4*
Semana 5-6	Integração das instruções no modelo de simulação de vetores RISC-V.	Semana 6
Semana 7	Execução dos benchmarks de álgebra linear e coleta dos dados de erro relativo.	Semana 7
Semana 8	Redação do relatório final e preparação da apresentação.	Semana 8**

* Entrega no dia 11/10/2026.
** Entrega no dia da segunda prova.

References

[1] L. Hunhold, "Streamlining simd isa extensions with takum arithmetic: A case study on intel avx10.2," in *2025 14th International Conference on Modern Circuits and Systems Technologies (MOCAST)*, June 2025, pp. 1–6.

[2] ——, *Beating Posits at Their Own Game: Takum Arithmetic*. Springer Nature Switzerland, 2024, p. 1–51. [Online]. Available: http://dx.doi.org/10.1007/978-3-031-72709-2_1