



ÉCOLE CENTRALE DE LILLE

ARCHITECTURE DES SYSTÈMES EMBARQUÉS POUR LA COMMANDE ET LA
SUPERVISION

Fibonacci

Implémentation en VHDL

Nom	Prénom
BASTOS SANTOS	Vitória
DOS SANTOS SILVA	Vitor

Villeneuve-d'Ascq
2024

ÉCOLE CENTRALE DE LILLE

Fibonacci

Implémentation en VHDL

Compte-rendu du tutoriel de l'électif Architecture des systèmes embarqués pour la commande et la supervision de l'École Centrale de Lille.

Villeneuve-d'Ascq
2024

Table des matières

1	Diviseur de fréquence	3
1.1	Description	3
1.2	Simulation Fonctionnelle	4
2	Générateur de Fibonacci	5
2.1	Description	5
2.2	Simulation fonctionnelle	6
2.3	Simulation temporelle	6
3	Décodeur binaire	7
3.1	Description	7
3.2	Simulation fonctionnelle	7
4	Décodeur 7 segments	8
4.1	Description	8
4.2	Simulation fonctionnelle	8
5	Système complet	10
5.1	Simulation Fonctionnelle	10

Table des figures

1.1	Simulation fonctionnelle du diviseur de fréquence pour $N = 10$	4
2.1	Simulation fonctionnelle du générateur de Fibonacci	6
2.2	Simulation temporelle du générateur de Fibonacci	6
3.1	Simulation fonctionnelle du décodeur binaire	7
4.1	Simulation fonctionnelle du décodeur	9
5.1	Système Complète	10
5.2	Simulation Fonctionnelle du système complète	10

1. Diviseur de fréquence

1.1 Description

Ce code définit un diviseur de fréquence en VHDL. Le composant freq_divider prend un signal d'horloge (clock) et un signal de remise à zéro (raz) en entrée et produit un signal de sortie (Cout). La fréquence de sortie est divisée par le facteur N défini par un paramètre générique.

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.numeric_std.ALL;
4
5
6 entity freq_divider is
7     generic(
8         N          : integer := 10
9     );
10
11     port(
12         clock, raz  : in std_logic;
13         Cout        : out std_logic
14     );
15
16 end freq_divider;
17
18 architecture behavior of freq_divider is
19     signal aux : std_logic;
20     signal counter : integer := 0;
21
22 begin
23     process(clock, raz)
24     begin
25         if (raz = '1') then
26             aux<='0';
27         elsif rising_edge(clock) then
28             counter <= counter + 1;
29             aux<='0';
30
31             if (counter = N) then
32                 aux<= '1';
33                 counter<=0;
34             end if;
35         end if;
36     end process;
37     Cout<=aux;
38
39 end behavior;
```

1.2 Simulation Fonctionnelle

La simulation fonctionnelle (figure 1.1) a été réalisée avec un paramètre $N = 10$. Le comportement observé montre que le signal de sortie Cout bascule après 10 cycles d'horloge, confirmant le bon fonctionnement du diviseur de fréquence.




FIGURE 1.1 – Simulation fonctionnelle du diviseur de fréquence pour $N = 10$

2. Générateur de Fibonacci

2.1 Description

Ce code implémente un générateur de séquence de Fibonacci en VHDL. Le composant `gen_fibonacci` génère les nombres de Fibonacci jusqu'à une valeur maximale de 999999. Il utilise des signaux d'horloge (`clock`), d'activation (`activation`), et de remise à zéro (`raz`).

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.numeric_std.ALL;
4
5 entity gen_fibonacci is
6     port(
7         clock, activation, raz : in std_logic;           -- Signal d'horloge,
8         Fout                   : out natural range 0 to 999999 -- Sequence de
9         Fibonacci a la sortie jusqu'a 999999
10    );
11 end gen_fibonacci;
12
13 architecture gen_fibonacci_arch of gen_fibonacci is
14     signal F0 : integer range 0 to 999999:=0; -- Fn de la sequence
15     signal F1 : integer range 0 to 999999:=1; -- Fn+1 de la sequence
16     signal F2 : integer range 0 to 999999:=0; -- Fn+2 de la sequence
17     signal aux: integer range 0 to 30      :=0; -- Signal auxiliaire pour garder
18         le n de la sequence
19 begin
20     process(clock, raz)
21     begin
22         if (raz='1') then -- Si le reset est active, on remets les valeurs
23             initiales
24             aux <= 0;
25             F2 <= 0;
26             F1 <= 1;
27             F0 <= 0;
28         elsif (clock'event and clock='1' and activation='1') then -- Si il y a
29             un event de clock et le composant est active
30             if (aux=0) then -- Valeurs initiales de la sequence
31                 F2 <= 1;
32                 aux <= aux + 1;
33             elsif (aux=1) then
34                 F2 <= 1;
35                 F1 <= 1;
36                 aux <= aux + 1;
37             elsif (aux<30) then -- Si on n'est pas encore arrive a la fin
38                 F2<=F2+F1; -- on calcule Fn+2
39                 F0<=F1; -- et on deplace Fn+1
40                 F1<=F2;
```


```

37     aux <= aux + 1;
38     else -- Si on est arrive a la fin
39         aux <= 0; -- on se remet a 0
40         F2 <= 0;
41         F1 <= 1;
42         F0 <= 0;
43     end if;
44 end if;
45 end process;
46 Fout <= F2;
47 end architecture;

```

2.2 Simulation fonctionnelle

La simulation fonctionnelle, illustré par la figure 2.1, montre que le générateur produit correctement la séquence de Fibonacci, en commençant par 0, 1, 1, 2, 3, etc., à chaque cycle d'horloge lorsque le signal d'activation est actif.



3. Décodeur binaire


3.1 Description

Ce code implémente un décodeur binaire en VHDL. Le composant dec_binaire prend un entier en entrée et décompose cet entier en ses chiffres constitutifs (unités, dizaines, centaines, etc.) sous forme de vecteurs unsigned.

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.numeric_std.ALL;
4 use IEEE.math_real.all;
5
6 entity dec_binaire is
7     port (
8         entier          :    in natural range 0 to 999999;
9         cent_milier     :    out unsigned(3 downto 0);
10        diz_milier      :    out unsigned(3 downto 0);
11        milier          :    out unsigned(3 downto 0);
12        centaines      :    out unsigned(3 downto 0);
13        dizaines       :    out unsigned(3 downto 0);
14        unites         :    out unsigned(3 downto 0)
15    );
16 end dec_binaire;
17
18 architecture dec_binaire_arch of dec_binaire is
19 begin
20     unites <= to_unsigned(entier mod 10,unites'length); -- Pour chaque chiffre
21     , on divise par 10^n et on prend le reste de la division par 10
22     dizaines <= to_unsigned(entier/10 mod 10,dizaines'length); -- n=1
23     centaines <= to_unsigned(entier/100 mod 10,centaines'length); -- n=2
24     milier <= to_unsigned(entier/1000 mod 10,milier'length); -- n=3
25     diz_milier <= to_unsigned(entier/10000 mod 10,diz_milier'length); -- n=4
26     cent_milier <= to_unsigned(entier/100000 mod 10,cent_milier'length); --n=5
27 end architecture;
```

3.2 Simulation fonctionnelle

La simulation fonctionnelle a vérifié que chaque chiffre de l'entier d'entrée est correctement décomposé et affiché dans les sorties respectives (cent_milier, diz_milier, milier, etc.).



4. Décodeur 7 segments

4.1 Description

Ce code définit un décodeur 7 segments en VHDL. Le composant DecodeurBCD convertit un nombre en entrée (N) en un vecteur de segments (S) qui peut être utilisé pour afficher le nombre sur un afficheur 7 segments.

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.numeric_std.ALL;
4
5 entity DecodeurBCD is
6 port (
7     N :    in natural range 0 to 15; -- in std_logic_vector(3 downto 0)
8     S :    out std_logic_vector(7 downto 0)
9 );
10 end DecodeurBCD;
11
12 architecture decodeur7seg of DecodeurBCD is
13 begin
14     with N select
15         S <= "00111111" when 0,    -- 0000
16             "00000110" when 1,    -- 0001
17             "01011011" when 2,    -- 0010
18             "01001111" when 3,    -- 0011
19             "01100110" when 4,    -- 0100
20             "01101101" when 5,    -- 0101
21             "01111101" when 6,    -- 0110
22             "00000111" when 7,    -- 0111
23             "01111111" when 8,    -- 1000
24             "01101111" when 9,    -- 1001
25             "01110111" when 10,   -- 1010
26             "01111100" when 11,   -- 1011
27             "00111001" when 12,   -- 1100
28             "01011110" when 13,   -- 1101
29             "01111001" when 14,   -- 1110
30             "01110001" when 15;   -- 1111
31 end decodeur7seg;
```

4.2 Simulation fonctionnelle

La simulation fonctionnelle (figure 4.1) a montré que le décodeur convertit correctement les nombres de 0 à 15 en leur représentation binaire correspondante pour un affichage sur un afficheur 7 segments.




FIGURE 4.1 – Simulation fonctionnelle du décodeur

5. Système complet

Le système complet, représenté par la figure 5.1, combine les modules précédents pour créer un système intégré. Chaque module (diviseur de fréquence, générateur de Fibonacci, décodeur binaire, décodeur 7 segments) fonctionne ensemble pour accomplir les tâches définies.




FIGURE 5.1 – Système Complète

5.1 Simulation Fonctionnelle

Les simulations montrent que chaque composant fonctionne correctement à la fois individuellement et en tant que partie intégrée du système complet comme on peut observer par la figure 5.2.




FIGURE 5.2 – Simulation Fonctionnelle du système complète