

```
22
    23 module user_led
24
25
        i_rst_n,
        led
26
27
28
29
   input i_rst_n;
30
   output [2:0] led;
31
32 wire i_clk;
   reg [25:0]cnt;
33
        flag;
34
   reg
35
   design_1_wrapper u1 //将PS部分50M的时钟例化到PL中
36
37
          .FCLK_CLK0(i_clk)
38
39
           );
40
41
   always@(posedge i_clk or negedge i_rst_n)
42
          if(i_rst_n==1'b0)
43
44
              cnt <= 26'd0;
45
          else if(cnt==26'd49999999)
               cnt <= 26'd0;
46
47
          else
               cnt <= cnt + 1'b1;</pre>
48
49
   always@(posedge i_clk or negedge i_rst_n)
50
51
         if(i_rst_n==1'b0)
52
             flag <= 1'b0;
```

tep2 点击Flow Navigator 下的Create Block Desion新建一个Block Desion

else if(cnt==26'd49999999) flag <= ~flag;</pre>

56 assign led[0] = flag; assign led[1] = flag;

assign led[2] = flag;

53

54 55

57

58 59

60 endmodule

凸


2

<u>...</u>


7

<


>




击OK




tep 3 点击工作区的Add IP添加IP核,在搜索栏中输入zynq 双击搜索到的ZYNQ核添加工作区内




经添加好的ZYNQ IP核如下图所示




l击ZYNQ 将我提供的工程里的tcl文件添加进来(添加方法这里不再详细说明如不明白请参考前面基础教程)




YNQ核配置完成后如下图所示,然后点击Run Block Automation进行自动布线



击OK



|动布线后如下图所示




在FCLK_CLKO上右击-->Make Ecternal将FCLK管脚引出来


凸

7

☆



有管脚添加完成如下图所示




凸

∵ 7

 \triangle


<

>




弹出的对话框中点击Generate


d/user_led/user_led.xpr] - Vivado 2017.1




tep5 右击 design_1->Create HDL Wrapper 生成顶层文件



弹出的对话框中点击OK



层文件生成后如下图所示



4 | //Date : Wed Aug 30 19:32:29 2017

```
5 //Host
                  : tw-PC running 64-bit Service Pack 1 (build 7601)
                                                                         6 //Command
                                                                                           : generate_target design_1_wrapper.bd
    //Design
                  : design_1_wrapper
                : IP block netlist
 8
    //Purpose
 9
    `timescale 1 ps / 1 ps
10
11
12
    module design_1_wrapper
13
       (DDR_addr,
14
        DDR_ba,
        DDR_cas_n,
15
16
        DDR_ck_n,
17
        DDR_ck_p,
18
        DDR_cke,
        DDR_cs_n,
19
20
        DDR_dm,
21
        DDR_dq,
22
        DDR_dqs_n,
23
        DDR_dqs_p,
24
        DDR_odt,
25
        DDR_ras_n,
26
        DDR_reset_n,
        DDR_we_n,
27
        FCLK_CLK0,
28
        FIXED_IO_ddr_vrn,
29
30
        FIXED_IO_ddr_vrp,
31
        FIXED_IO_mio,
        FIXED_IO_ps_clk,
32
        FIXED_IO_ps_porb,
33
        FIXED_IO_ps_srstb);
34
      inout [14:0]DDR_addr;
35
36
      inout [2:0]DDR_ba;
      inout DDR_cas_n;
37
38
      inout DDR_ck_n;
39
      inout DDR_ck_p;
40
      inout DDR_cke;
41
      inout DDR_cs_n;
42
      inout [3:0]DDR_dm;
      inout [31:0]DDR_dq;
43
44
      inout [3:0]DDR_dqs_n;
45
      inout [3:0]DDR_dqs_p;
      inout DDR_odt;
46
47
      inout DDR_ras_n;
48
      inout DDR_reset_n;
      inout DDR_we_n;
49
50
      output FCLK_CLK0;
51
      inout FIXED_IO_ddr_vrn;
52
      inout FIXED_IO_ddr_vrp;
53
      inout [53:0]FIXED_IO_mio;
      inout FIXED_IO_ps_clk;
54
55
      inout FIXED_IO_ps_porb;
56
      inout FIXED_IO_ps_srstb;
57
58
      wire [14:0]DDR_addr;
      wire [2:0] DDR_ba;
59
60
      wire DDR_cas_n;
61
      wire DDR_ck_n;
62
      wire DDR_ck_p;
63
      wire DDR_cke;
64
      wire DDR_cs_n;
65
      wire [3:0] DDR_dm;
      wire [31:0]DDR_dq;
66
67
      wire [3:0]DDR_dqs_n;
      wire [3:0]DDR_dqs_p;
68
      wire DDR_odt;
69
70
      wire DDR_ras_n;
71
      wire DDR_reset_n;
      wire DDR_we_n;
72
      wire FCLK_CLK0;
73
      wire FIXED_IO_ddr_vrn;
74
      wire FIXED_IO_ddr_vrp;
75
      wire [53:0]FIXED_IO_mio;
76
77
      wire FIXED_IO_ps_clk;
      wire FIXED_IO_ps_porb;
78
79
      wire FIXED_IO_ps_srstb;
80
81
      design_1 design_1_i
82
           (.DDR_addr(DDR_addr),
83
            .DDR_ba(DDR_ba),
84
            .DDR_cas_n(DDR_cas_n),
85
             .DDR_ck_n(DDR_ck_n),
86
             .DDR_ck_p(DDR_ck_p),
```

凸

2

7


☆

<


>

举报

```
.DDR_cke(DDR_cke), 88
87
                                           .DDR_cs_n(DDR_cs_n),
            .DDR_dm(DDR_dm),
89
90
            .DDR_dq(DDR_dq),
                                                                                                                                      凸
91
             .DDR_dqs_n(DDR_dqs_n),
                                                                                                                                      2
92
            .DDR_dqs_p(DDR_dqs_p),
                                                                                                                                      93
             .DDR_odt(DDR_odt),
94
            .DDR_ras_n(DDR_ras_n),
                                                                                                                                      95
            .DDR_reset_n(DDR_reset_n),
                                                                                                                                      7
96
            .DDR_we_n(DDR_we_n),
97
            .FCLK_CLK0(FCLK_CLK0),
                                                                                                                                      98
            .FIXED_IO_ddr_vrn(FIXED_IO_ddr_vrn),
99
            .FIXED_IO_ddr_vrp(FIXED_IO_ddr_vrp),
                                                                                                                                      100
            .FIXED_IO_mio(FIXED_IO_mio),
            .FIXED_IO_ps_clk(FIXED_IO_ps_clk),
101
                                                                                                                                       <
102
            .FIXED_IO_ps_porb(FIXED_IO_ps_porb),
103
            .FIXED_IO_ps_srstb(FIXED_IO_ps_srstb));
                                                                                                                                      >
104 endmodule
:我们生成的ZYNQ核的顶层文件里的时钟FCLK例化到FPGA中如下图所示
d/user_led/user_led.xpr] - Vivado 2017.1
```




tep6 新建一个XDC文件将我提供的工程里面的xdc文件复制到这个工程里



```
1 | set_property PACKAGE_PIN R14 [get_ports {led[0]}]
2 | set_property PACKAGE_PIN Y16 [get_ports {led[1]}]
   set_property PACKAGE_PIN Y17 [get_ports {led[2]}]
   set_property PACKAGE_PIN T11 [get_ports i_rst_n]
4
   set_property IOSTANDARD LVCMOS33 [get_ports {led[2]}]
5
6
   set_property IOSTANDARD LVCMOS33 [get_ports {led[1]}]
   set_property IOSTANDARD LVCMOS33 [get_ports {led[0]}]
8 set_property IOSTANDARD LVCMOS33 [get_ports i_rst_n]
```


tep7点击Generate Bitstream产生bit文件



击save




击Yes




击OK





弹出的对话框中可以看出bit文件生成成功 ,点击Cancel关闭对话框




tep8 点击菜单栏上的 File->Export->Export Hardware 导出硬件配置文件

凸 2


<u>...</u>

7


 \triangle



弹出的对话框中勾选Include bitstream ,然后点击OK



tep9 点击菜单栏上的 File->Launch SDK->OK启动SDK




tep10 在打开的SDK点击菜单栏上的 File->New->Application Project新建一个fsbl

凸


2

7


<



弹出的对话框中填写fsbl



工程模板中选择Zynq FSBL




建好的fsbl如下图所示


2

7

☆




ep11 右击 fsbl->Create boot Image, 生成BOOT.bin启动文件



弹出的对话框中点击Create Image 生成BOOT.bin文件,将这个生成的BOOT.bin复制到SD卡然后将开发板打到SD卡

动就可以看到开发板上的LED灯运行。



链:http://pan.baidu.com/s/1hsQovli 密码:mply



零点巫 9个月前

你好,《MYIR-ZYNQ7000系列...》这系列文章能转载吗?会注明来源(链接)和作者姓名。



凸 2

7

查看回复(1)

10年踪迹10年心 1年前 查看回复(3) 你好,我按照你的步骤,这个工程生成bit文件的时候会报warning,[Netlist 29-160] Cannot set property 'iostandard', because the property does not exist for objects of type 'pin'. $["c:/huanghao/test_vivado_prj_20180713/project_3_CLK_LED/project_3_CLK_LED.srcs/sources_1/bd/design_1/ip/design_1_processing_system7_0_0/design_1_processing_system7_0_0.xdc":3_CLK_LED/project_3_CLK_LED/projec$ YNQ1-PL端调用PS端的<mark>时钟</mark> 凸 阅读数 666 .端调用PS端的时钟对于ZYNQ7系列开发板中,XC7z020CLG400的开发板中,PL端没有独立的时钟供给,如需用… 博文 来自:liuyun600的博客 /nq学习01 zynq 单独使用PL模块点亮led 阅读数 1975 **□** ·于xilinx的ZC706开发板单独使用PL做流水等试验的网上例程几乎是空白,大多数是PS+PL实验。如果是刚开始接… 博文 来自: 坚持 ynq器件的时钟系统 阅读数 1927 ₩ 录前言1.系统PLL介绍2.时钟使用模式(1)正常操作情况:(2)bypass旁路模式:3.时钟分支(Clock Branches… 博文 来自: ye1223的博客 YNQ7000 (ZC7045) <mark>时钟</mark>配置方法 阅读数 5402 < 了将ZYNQ的PS测的两个核运行频率提升到1GHZ,同时正确的配置我的时钟定时器以及时间戳,需要了解ZYNQ.... 博文 来自: Deep_l_zh的博客 > ynq PS <mark>PL</mark>间通信学习(一) AXI DMA LOOP测试 阅读数 5010

考资料: Xilinx官方参考文档: PG021 axi dma、UG585 zyng 7000 TRM等AXIDMA开发http://www.fpgadev... 博文 来自: weisili2000 2000...

YNQ初体验干兆以太网的那些事儿(ps端)

里写自定义目录标题欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题,有助于目录的生成如何改变… 博文 来自: Gemini Lesl Z的...

/nq ps端的调试信息通过PL端串口打印 阅读数 184

两天发现我在调试的那个板子上的PS端的串口硬件外面没有接,但是PS端调试需要看打印信息呀;作为初学者,在... 博文 来自:星旭的博客

/nq PS控制PL端流水灯 见我的工程E:\vivado program\ps to pl gpio该例程是在ZC706开发板上实现的,在vivado中如下所示:参考ZC... 博文 来自: yanxiaopan的博客

IYIR-ZYNQ7000系列-zturn教程(6): uart cycle 发板环境: vivado 2017.1 , 开发板型号xc7z020clg400-1 , 这个工程主要实现的功能是能在uart上进行数据的回... 博文 来自: taowei1314520的...

[JokerのZYNQ7020] AXI_DMA_PL_PS。 阅读数 450 件环境:vivado 2017.4 硬件平台:XC7Z020这篇跟上一篇AXI DMA LOOP大体框架差不多,差别主要是体现在… 博文 来自: Joker 是小王的博客

C706学习笔记(一) - - 使用U-boot启动开发板

在使用开发板之前,先用官方释放的二进制文件测试 https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/188... 博文 来自: 咸鱼看到猫的博客

<u>关注</u> 排名:千里之外

灵思2019

3篇文章

长弓的坚持 832篇文章 排名:191

60篇文章 关注 排名:千里之外



阅读数 727

阅读数 11万+

阅读数 976

博文 来自: 程序之间

、入门到精通,Java学习路线导航(附学习资源)

言最近也有很多人来向我"请教",他们大都是一些刚入门的新手,还不了解这个行业,也不知道从何学起,开始的... 博文 来自: java_sha的博客

-Turn-Lite Board Linux开发-u-boot开篇

·Turn-Lite Board 光盘中提供的软件资源:FSBL代码分析(该段转载至http://www.openhw.org/module/forum/... 博文 来自: asmartkiller的博客

ython 基础(一):入门必备知识 阅读数 15万+ rthon 入门必备知识,你都掌握了吗?

IYIR-ZYNQ7000系列-zturn教程(7): pl int 阅读数 1046

发板环境:vivado 2017.1 ,开发板型号xc7z020clg400-1,这个工程主要功能是使用拔码开关U20的三个开关来… 博文 来自:taowei1314520的

IYIR-ZYNQ7000系列-zturn教程(2): Hello World 阅读数 3875

发板环境:vivado 2017.1 , 开发板型号xc7z020clg400-1 (工程末尾提供了工程源代码大家可以去网盘下载)ste... 博文 来自:taowei1314520的...

|YIR-ZYNQ7000系列-zturn教程(9): 将bit文件固化到QSP| Flash 阅读数 4058

发板环境:vivado 2017.1 ,开发板型号xc7z020clg400-1。我们用FPGA最后生成的是二进制bit文件,bit文件下… 博文 来自: taowei1314520的…

2中ZYNQ的PS控制PL端LED 阅读数 752

一个ZYNQ的实验,用于熟悉开发环境和板卡,通过GPIO控制LED,由于P2在ps端没有LED,所以需要通过axi总… 博文 来自: weixin_39813867…

「十一章 ZYNQ-MIZ701 PS读写<mark>PL</mark>端BRAM 阅读数 124

篇文章目的是使用Block Memory进行PS和PL的数据交互或者数据共享,通过zynq PS端的Master GP0端口向BR... 博文 来自: weixin_30300523...

发板环境:vivado 2017.1 ,开发板型号xc7z020clg400-1,这个工程主要是用ILA观测FPGA输出管脚的波形链接… 博文 来自:taowei1314520的...

举报

IYIR-ZYNQ7000系列-zturn教程(26):自定义axi lite IP点亮LED灯 阅读数 173 发板环境: vivado 2017.4 ,开发板型号xc7z020clg400-1,这个工程主要功能是自定义一个axi_lite IP然后在SDK... 博文 来自: taowei1314520的... ava工作4年来应聘要16K最后没要,细节如下。。。 阅读数 7万+ 奏:今天2B哥和大家分享一位前几天面试的一位应聘者,工作4年26岁,统招本科。以下就是他的简历和面试情况… 博文 来自: HarderXin的专栏 IYIR-ZYNQ7000系列-zturn教程(5): gpio axi 阅读数 1298 发板环境: vivado 2017.1 ,开发板型号xc7z020clg400-1,这个工程主要功能是调用一个axi_gpio核然后通过这… 博文 来自: taowei1314520的… 于linux-4.3.2的ZYNQ的<mark>时钟</mark>驱动架构和原理解析 阅读数 2882 章简析的linux-4.3.2源码中,基于DTS的zynq-7000系列芯片的时钟驱动 博文 来自: donghengqaz的专... YNQ使用PS+PL点灯总结 阅读数 413 次使用ZYNQ中的纯PL点亮了LED等,后来知道了可以使用PS和PL联合使用点LED。但是尝试了N此,在网上找了… 博文 来自: qq2419292516的... ivado中ZYNQ详解(主要用于PS和PL之间的工作衔接) 阅读数 34 XI的理解AXI(Advanced extensible Interface)协议主要描述了Master设备和Slave设备之间的数据传输方式,… 博文 来自: qq_34341423的博客 edBaord-学习1:Zynq入门PL之LED 阅读数 1080 tp://blog.csdn.net/xzyiverson/article/details/11701595 博文 来自: 星克曼的专栏 /nq中断:共享外设中断(SPI) 阅读数 529 ·于zynq的中断说明网上有很多的帖子,比如说一下的帖子就写的很不错。https://blog.csdn.net/shangguanyunl... 博文 来自: MaoChuangAn的... **[么对ZYNQ的FCLK做时钟**组约束 阅读数 164 言对于包含PS和PL的设计,两者的数据交互PL必然会用到PS端的时钟。对于FCLK(PS端时钟输入到PL端)的约束... 博文 来自:小翁同学 YNQ入门宝典]年轻人的第一盏LED灯 阅读数 793 ·碎念:在ZYNQ系列芯片中,用BD文件搭建PL_PS全系统是最常见的设计手段,设计BD文件最基本的操作就是基于… 博文 来自: weixin_42229533… /nq 的时钟频率 am在native模式下Performance up to 450MHz,AXI4 interface模式下Performance up to 300 MHz ,PL的时… 博文 来自: zhangduojia的博客 的 Input框 不可能这么可爱 者:陈大鱼头github: KRISACHAN <input / > 标签是我们日常开发中非常常见的替换元素了,但是最近在刷 wh... 博文 来自: <mark>鱼头的Web海洋</mark> IYIR-ZYNQ7000系列-zturn教程(18):基础教程gpio_mio做为输入口 阅读数 772 发板环境: vivado 2017.4 ,开发板型号xc7z020clg400-1,这个工程主要介绍怎样将gpio_mo做为输入口使用工... 博文 来自: taowei1314520的... (一) zedboard<mark>点亮LED流水灯 (PS+PL)</mark> 阅读数 702 首先创建RTL工程LED,然后create block design ,添加lP核,由于本实验使用的LED灯在设计上参照UG585手册… 博文 来自: wahahaguolinaiy… /nq中纯PL编程 阅读数 3956 接触zynq之前,只用过FPGA,在FPGA中用verilog编程简单明了,后来稍微学习过一点nios ii,就在FPGA中也用… 博文 来自: 好记性不如烂笔头 团学习5: zynq实现点亮led 阅读数 54 动代码: #include <linux/module.h> #include <linux/kernel.h> #include <linux/fs.h> ... 博文 来自: weixin_30420305... ynq PS PL间通信学习(二) PS与用户逻辑UART进行数据交互 阅读数 2211 linx官方参考文档: ug994-vivado-ip-subsystems.pdf黑金教程: cource_s1_ALINX_ZYNQ(AX7010_AX7020)开... 博文 来自: weisili2000_2000... 30年---我与赛灵思FPGA的故事": ZYNQ-7000使用总结(7) ——ZYNQ的启动和配置 阅读数 1万+ allan 于星期一, 06/30/2014 - 15:29 发表前面在生成从Flash和SD卡启动的镜像文件时有提到一个FSBL,这个和... 博文 来自: 青蛙@嘎嘎 nux系列之常用运维命令整理笔录 阅读数 23万+ 博客记录工作中需要的linux运维命令,大学时候开始接触linux,会一些基本操作,可是都没有整理起来,加上是… 博文 来自: Nicky's blog !职程序员一般可以从什么平台接私活? 阅读数 18万+ ·个问题我进行了系统性的总结,以下将进行言简意赅的说明和渠道提供,希望对各位小猿/小媛们有帮助~根据我们... 博文 来自: xiyue001的博客 python json java mysql pycharm android linux json格式 ©2019 CSDN 皮肤主题: 编程工作室 设计师: CSDN官方博客



粉丝 获赞 评论 访问

ᡗ

凸

□

7

₩

>

7 195 58 164 15万+ 及: 博客 4 周排名: 3万+ }: **1254** 总排名: 6万+ 关注 私信 **f文**章 artus II 12.1 使用教程(7) vga显示测 IR-ZYNQ7000系列-zturn教程(27): p测试 artus Ⅱ 12.1 使用教程 (6) ROM 测 artus Ⅱ 12.1 使用教程(5) eeprom 引测试 artus Ⅱ 12.1 使用教程 (4) uart 测试 美专栏 VIVADO 安装教程 1篇 quartus II 5篇 三态门详解 quartus II 12.1 使用... 1篇 ZYNQ7000 27篇 |9年12月 1篇 19年9月 1篇 9年8月 5篇 19年7月 2篇 19年4月 1篇 19年3月 2篇 19年1月 1篇 |8年11月 展开 〕文章 'ADO 安装教程 数 84216 **S门详解** 数 15398 artus Ⅱ 12.1 使用教程 (1) 怎样调用 . 核

数 7556

数 4156

数 4055

_uart发送数据

文件固化到QSPI_Flash

IR-ZYNQ7000系列-zturn教程(17):用

IR-ZYNQ7000系列-zturn教程(9):将

₽

凸

 \Box

7

<

>

举报

所评论

'ADO 安装教程

866: 缺License的小伙伴 链接: https://pan. du.com/s/11mjkpyERdUH3q5C_TpfQxQ ...

232H如何使用jtag接口

wei1314520: [reply]qq_42662835[/reply]我 接对eeprom里写数据进去的,数据我已经 ...

232H如何使用jtag接口

wei1314520: [reply]sssshhhhhhhhh[/reply] rvivado有这个usb驱动也需要安装一下,(...

232H如何使用jtag接口

shhhhhhhhh: 你好,插上电脑以后显示 USB S I Conventor (仅配置了USB和EEPROM设 ...

IR-ZYNQ7000系列-z...

unge: SPI一次是通信一个字节码?





QQ客服

kefu@csdn.net

客服论坛

400-660-0108

F我们 招聘 广告服务

网站地图

CP备19004658号 经营性网站备案信息

公安备案号 11010502030143

999-2020 北京创新乐知网络技术有限

司 网络110报警服务

京互联网违法和不良信息举报中心

国互联网举报中心 家长监护 版权申诉

凸 2

<u>...</u>

7

 $\stackrel{\wedge}{\Box}$

<

>