



UNIVERSIDADE FEDERAL
DE ALAGOAS

Controle determinístico para CNC baseado em STM32L475 com DDA de alta frequência

Valdir Dias Silva Junior

Novembro de 2024



Universidade
Federal de
Alagoas

Roteiro

O

- ▶ Protocolo de comunicação
- ▶ Arquitetura de hardware
- ▶ Arquitetura de software
- ▶ Controle de movimento
- ▶ Resultados e conclusão



Table of Contents

1 Protocolo de comunicação

► Protocolo de comunicação

► Arquitetura de hardware

► Arquitetura de software

► Controle de movimento

► Resultados e conclusão

Visão geral do enlace

1 Protocolo de comunicação

- Arquitetura híbrida: Raspberry Pi como mestre de alto nível e STM32L475 como controlador em tempo real.
- Comunicação principal via SPI1 (STM32 em modo escravo com DMA circular).
- USART1 usada como console de depuração, telemetria e logs de eventos.
- Drivers TMC5160 configurados por SPI dedicado e monitorados por registradores de status.

Quadro SPI – Raspberry Pi ↔ STM32

1 Protocolo de comunicação

- Quadros de **tamanho fixo**: 42 bytes em modo *full-duplex*.
- Estrutura típica:
 - **SOF** (0xAB), **CMD**, **FLAGS**, **LEN**.
 - **PAYLOAD** com até 34 bytes úteis.
 - **CRC16** sobre os bytes 0..37.
 - **EOF** (0x54) como marcador de fim de quadro.
- Quando não há resposta pronta, o escravo devolve padrão 0xA5 em todo o payload.
- Protocolo baseado em *poll*: o mestre envia pedidos periódicos até receber uma resposta válida.

Serviços SPI: LED e Movimento

1 Protocolo de comunicação

Serviço LED (CMD = 0x10)

- Requisição: identifica o LED e o modo (OFF, ON, TOGGLE).
- Resposta: campo STATUS (OK/erro) e LED_STATE final.
- Exemplo simples para validar integridade do enlace e CRC.

Serviço Movimento (CMD = 0x20)

- Requisição recebe AXIS_MASK, deslocamentos relativos em passos (X,Y,Z) e FEED em passos/s.
- Opcionalmente, parâmetro de *jerk* para suavizar aceleração.
- Resposta indica STATUS (aceito/ocupado/erro) e QUEUE_DEPTH da fila de movimentos.

SPI Raspberry Pi ↔ TMC5160

1 Protocolo de comunicação

- Transações de 40 bits (5 bytes): 1 byte de endereço + 4 bytes de dados.
- Bit mais significativo do endereço define leitura (1) ou escrita (0).
- Latência de uma transação: dados lidos em SDO correspondem ao comando anterior.
- Utilizado para:
 - Programar microstepping, correntes, modo de *chopper* e interpolação (*MicroPlyer*).
 - Ler DRV_STATUS e outros registradores de diagnóstico.

Fluxo do comando `cnc-cli`

1 Protocolo de comunicação

- Cliente em Python (`cnc_cli.py`) executa uma sequência declarativa em JSON.
- Passos incluem:
 - Aplicação de *patches* TMC5160 (corrente, microsteps, interpolação).
 - Atualização de ganhos PID inteiros por eixo.
 - Enfileiramento de movimentos relativos para o STM32.
- Cada comando é validado contra limites de `application.cfg`; violações abortam a sequência.
- Durante o movimento, o cliente monitora erros graves do TMC5160 e aciona medidas de segurança.



Table of Contents

2 Arquitetura de hardware

► Protocolo de comunicação

► **Arquitetura de hardware**

► Arquitetura de software

► Controle de movimento

► Resultados e conclusão


Blocos de hardware

2 Arquitetura de hardware

- **Lógica:** placa STM32L475 operando a 3.3 V, com interfaces SPI, USART e GPIO.
- **Drivers de eixo:** módulos com TMC5160 comandados por sinais STEP/DIR/EN.
- **Realimentação:** encoder óptico incremental TMCS-28 (ABN, TTL 5 V) acoplado ao eixo.
- **Alimentação:** trilha de 5 V para lógica/sensores e alimentação separada filtrada para potência.
- **Segurança:** entradas de E-STOP e sensores de fim de curso integradas ao NVIC com alta prioridade.

Layout do controlador CNC

2 Arquitetura de hardware







UNIVERSIDADE FEDERAL
DE ALAGOAS

Vista superior do conjunto

2 Arquitetura de hardware



Encoder óptico TMCS-28

2 Arquitetura de hardware

- Encoder incremental TMCS-28-10k com resolução efetiva de 40 000 contagens por volta.
- Saídas A/B/N em TTL 5 V, condicionadas para 3.3 V antes de chegar ao STM32.
- Canais A/B ligados a TIM3, LPTIM1 e TIM5 em modo *encoder*, liberando a CPU de interrupções.
- Canal N utilizado como referência de índice na rotina de *homing*.



Table of Contents

3 Arquitetura de software

- ▶ Protocolo de comunicação
- ▶ Arquitetura de hardware
- ▶ **Arquitetura de software**
- ▶ Controle de movimento
- ▶ Resultados e conclusão

Camadas do firmware

3 Arquitetura de software

- **Core:**
 - Código gerado pelo STM32CubeMX (HAL, inicialização de clock, GPIO, timers, SPI, USART).
- **App:**
 - Laço principal `app_poll`, agendador de serviços e integração com filas SPI/USART.
- **Services:**
 - Gerador de passos, controle PID, serviço de homing, serviço de movimento e roteador de mensagens.

Pipeline SPI no firmware

3 Arquitetura de software

- SPI1 configurado como escravo com DMA circular recebendo quadros de 42 bytes.
- Cada *poll* do mestre:
 - Congela temporariamente o DMA para permitir processamento de comando em `app_poll`.
 - Se houver resposta pronta, o payload é promovido para o buffer ativo do DMA.
- Caso contrário, o mestre recebe quadro com padrão 0xA5 e repete o *poll*.
- Parâmetro `APP_SPI_RESTART_DEFER_MAX` ajusta o número máximo de tentativas antes de *fallback*.

Roteiro incremental de inicialização

3 Arquitetura de software

- Configuração do clock principal para 80 MHz.
- Definição de prioridades no NVIC: E-STOP, TIM6, SPI1/DMA, TIM7, USART1.
- Calibração dos temporizadores:
 - TIM6 @ 50 kHz para geração de *STEP*.
 - TIM7 @ 1 kHz para rampas, leitura de encoders e controle.
- Inicialização do SPI1 com DMA circular e integração com o serviço SPI.
- Integração da USART1 como console de log não bloqueante.

Table of Contents

4 Controle de movimento

- ▶ Protocolo de comunicação
- ▶ Arquitetura de hardware
- ▶ Arquitetura de software
- ▶ **Controle de movimento**
- ▶ Resultados e conclusão


Temporizadores e DDA

4 Controle de movimento

- TIM6 configurado com $PSC = 79$ e $ARR = 19$, resultando em 50 kHz.
- Cada tick de $20 \mu s$ alimenta o DDA em ponto fixo para geração de *STEP*.
- TIM7 configurado para 1 kHz, responsável por:
 - Cálculo de rampas trapezoidais (aceleração/desaceleração).
 - Leitura dos contadores de encoder e atualização dos erros.
 - Aplicação do controle PI/PD de posição/velocidade.

DDA: geração de passos determinística

4 Controle de movimento



Compatibilidade com o TMC5160 (STEP/DIR)


4 Controle de movimento

- Datasheet do TMC5160 impõe tempos mínimos de pulso na ordem de dezenas de ns.
- Projeto utiliza:
 - $t_{SH} = t_{SL} = 20 \mu s$ para largura alta e baixa de *STEP*.
 - $t_{DSU} = 20 \mu s$ entre mudança em *DIR* e próximo *STEP*.
 - Tempo de assentamento de *ENABLE* de $40 \mu s$.
- Margens de segurança de várias ordens de grandeza em relação às especificações.

Comparação de pulsos STEP

4 Controle de movimento

Comparação do Pulso de STEP: Firmware vs. Datasheet



Pulso de *STEP* implementado no firmware (esquerda) comparado ao pulso mínimo requerido pelo TMC5160 (direita), evidenciando ampla margem temporal.

Malhas de posição e velocidade

4 Controle de movimento

- Encoders em modo quadratura fornecem posição incremental precisa para cada eixo.
- Laço em 1 kHz calcula:
 - Erro de posição entre referência (trajetória do DDA) e leitura do encoder.
 - Erro de velocidade derivado das contagens por janela de tempo.
- Controladores PI/PD com ganhos inteiros garantem rastreamento estável e limitam sobre-elevação.
- Supervisão de sincronização cruzada entre eixos (*cross-coupled control*).


Modelo FOPDT e síntese de ganhos PD

4 Controle de movimento

- Malha de velocidade aproximada por modelo FOPDT: ganho K , tempo morto L e constante de tempo τ .
- Parâmetros identificados a partir de respostas a degrau de velocidade obtidas via telemetria.
- Ganhos PD contínuos sintetizados por regras de Ziegler–Nichols para curva de reação.
- Ganhos contínuos escalonados para formato inteiro (fator de escala $S = 256$) e catalogados por eixo/microstep.

Validação do modelo FOPDT

4 Controle de movimento



Sobreposição entre velocidade medida e resposta teórica do modelo FOPDT, mostrando boa aderência na faixa de operação de interesse para os três eixos.

Table of Contents

5 Resultados e conclusão

- ▶ Protocolo de comunicação
- ▶ Arquitetura de hardware
- ▶ Arquitetura de software
- ▶ Controle de movimento
- ▶ Resultados e conclusão


Desempenho dos serviços principais

5 Resultados e conclusão

- Gerador de passos (TIM6) opera próximo de 50 kHz com variação pequena entre ciclos.
- Laço de controle (TIM7) apresenta *jitter* na ordem de poucos μ s.
- Pipeline SPI confirma necessidade de 2–3 *polls* para entrega de respostas completas.
- Otimização de promoção direta de payload ao buffer de DMA reduziu o tempo médio entre *polls*.

Comparação simulação vs experimento

5 Resultados e conclusão



Comparação entre velocidades de passo medidas e simuladas sob carga: boa coerência geral, com desvios explicados por atrito e assimetrias de carga entre eixos.

Conclusões

5 Resultados e conclusão

- Controlador CNC embarcado em STM32L475 atinge geração determinística de pulsos e malhas de controle estáveis.
- Protocolo SPI com quadros fixos e CRC16 garante comunicação robusta com a Raspberry Pi.
- Metodologia incremental facilitou a validação de cada bloco crítico (timers, SPI, encoders, PID).
- Identificação FOPDT e catálogo de ganhos PD proporcionam sintonia sistemática da malha de velocidade.

Trabalhos futuros

5 Resultados e conclusão

- Reduzir a dependência de múltiplos *polls* SPI por comando.
- Explorar reinicialização imediata do DMA assim que uma resposta estiver disponível.
- Investigar perfis de movimento mais agressivos com prescalers adaptativos.
- Avaliar envio de múltiplos comandos por ciclo SPI para melhor aproveitamento do canal.

Obrigado!

Perguntas?