Vikas Rao CS-6860 - HW-4

1-

Access order – L1 \rightarrow L2 \rightarrow L3 \rightarrow main memory.

Since data access happens only after the tag hit occurs in case of serial tags, we need to consider the data penalty only for hits. But for a miss, the data penalty can be ignored.

For a single load instruction, the memory access time for the given structure is .5*1 + .5*(.55*(1+3+18) + .45*(.75*(1+3+25+85) + .25*(1+3+25+440))) = 52.16875

For 2000 load instructions the total number of cycles = 2000*52.16875 = 104337.5 cycles

- 2- Considering a single cache module, we know that a hit results in access time of
- 5. If the cache is a miss, main memory is accessed and 150 cycle penalty is required for every 20% accesses. Thus AMAT is given as -

$$AMAT = t_{h} + r_{m} * t_{p}$$

$$AMAT = 5 + 0.2 * 150 = 35$$

3-

address bits (memory) =
$$8gb = 2^{33}B = 33$$

For L1 cache:

byte offset =
$$16B = 2^4 B = 4$$

index bits = $32*2^{10}/2^4 = 2^{11} B = 11$
tag bits = $33-4-11 = 18$
tag array = $(18*2^{11})/2^{13} = 18/4 KB = 4.5 KB$
data array = $32 KB$

For L2 Cache:

byte offset =
$$64B = 2^6 B = 6$$

index bits = $2^{20}/4*2^6 = 2^{12} B = 12$
tag bits = $33-6-12 = 15$
tag array = $(15*4*2^{12})/2^{13} = 30$ KB
data array = $1MB = 1024KB$

a- first pattern

sequence	IDEAL				
	hit(0)/miss(1)	se	t1	set2	
С	1	С			
А	1	С	Α		
В	1	С	В		
D	1	С	В	D	
В	0	С	В	D	
F	1	С	В	D	F
С	0	С	В	D	F
Е	1	С	В	D	Е
Α	1	Α	В	D	Е
D	0	Α	В	D	Е
В	0	Α	В	D	Е
F	1	Α	В	F	Е
Α	0	Α	В	F	Е
В	0	Α	В	F	Е
С	1	С	В	F	Е
E	0	С	В	F	Е
В	0	С	В	F	Е
Α	1	Α	В	F	Е
F	0	Α	В	F	Е
D	1	Α	В	D	Е
	11/20 = .55				
	55.00%				

sequence LRU hit(0)/miss(1) set1 set2 С С 1 Α 1 С Α 1 В В Α 1 В D Α D 0 В D В Α F F 1 В Α D С 1 В С D F Е 1 В Е С F 1 Α С Е F Α D D 1 С Е Α 1 В D В

Vikas Rao CS-6860 - HW-4

F	1	Α	В	F	D
А	0	Α	В	F	D
В	0	Α	В	F	D
С	1	С	В	F	D
Е	1	С	В	F	Е
В	0	С	В	F	Е
А	1	Α	В	F	Е
F	0	Α	В	F	Е
D	1	Α	В	F	D
	15/20=7.5				
	75.00%				

sequence	MRU				
	hit(0)/miss(1)	set1		se	t2
С	1	С			
А	1	С	Α		
В	1	С	В		
D	1	С	В	D	
В	0	С	В	D	
F	1	С	В	D	F
С	0	С	В	D	F
Е	1	С	В	D	Е
А	1	Α	В	D	Е
D	0	Α	В	D	Е
В	0	Α	В	D	Е
F	1	Α	В	F	Е
А	0	Α	В	F	Е
В	0	Α	В	F	Е
С	1	Α	С	F	Е
Е	0	Α	С	F	Е
В	1	Α	В	F	Е
А	0	Α	В	F	Е
F	0	Α	В	F	Е
D	1	Α	В	D	Е
	11/20 = .55			·	

55.00%

b- second pattern

sequence	IDEAL				
	hit(0)/miss(1)	se	et1	set2	
D	1			D	
F	1			D	F
С	1	С		D	F
В	1	С	В	D	F
Α	1	С	Α	D	F
Α	0	С	Α	D	F
F	0	С	Α	D	F
С	0	С	Α	D	F
D	0	С	Α	D	F
D	0	С	Α	D	F
Α	0	С	Α	D	F
В	1	В	Α	D	F
Α	0	В	Α	D	F
В	0	В	Α	D	F
С	1	В	С	D	F
E	1	В	С	D	Е
В	0	В	С	D	Е
Α	1	В	Α	D	Е
В	0	В	Α	D	Е
D	0	В	Α	D	Е
	9/20=.45				
	45.00%				

sequence	LRU				
	hit(0)/miss(1)	se	set1		t2
D	1			D	
F	1			D	F
С	1	С		D	F
В	1	С	В	D	F
А	1	Α	В	D	F
А	0	Α	В	D	F
F	0	Α	В	D	F
С	1	Α	С	D	F
D	0	Α	С	D	F
D	0	Α	С	D	F
А	0	Α	С	D	F

Vikas Rao

CS-6860 - HW-4

В	1	Α	В	D	F
А	0	Α	В	D	F
В	0	Α	В	D	F
С	1	С	В	D	F
Е	1	С	В	D	Е
В	0	С	В	D	Е
А	1	Α	В	D	Е
В	0	Α	В	D	Е
D	0	Α	В	D	Е
	10/20=0.5				
	50.00%				

sequence	MRU				
	hit(0)/miss(1)	se	set1		t2
D	1			D	
F	1			D	F
С	1	С		D	F
В	1	С	В	D	F
А	1	С	Α	D	F
А	0	С	Α	D	F
F	0	С	Α	D	F
С	0	С	Α	D	F
D	0	С	Α	D	F
D	0	С	Α	D	F
А	0	С	Α	D	F
В	1	С	В	D	F
А	1	С	Α	D	F
В	1	С	В	D	F
С	0	С	В	D	F
Е	1	С	В	Е	F
В	0	С	В	Е	F
А	1	С	Α	Е	F
В	1	С	В	Е	F
D	1	С	В	D	F
	12/20=0.6				

60.00%