

Automatenmodelle

Autonomer Automat




$$Z^+ = f(Z), A = Z$$

Moore-Automat




$$Z^+ = f(Z, E), A = g(Z)$$

Medwedjew-Automat



$$Z^+ = f(Z, E), A = Z$$

Mealy-Automat




$$Z^+ = f(Z, E), \quad A = g(Z, E)$$

Notation


- Z der momentane <u>Z</u>ustand
- Z0 der Folgezustand (Ersatzsymbol für Z+)
- R asynchrones Reset
- C <u>C</u>lock (Takt)
- E <u>E</u>ingangssignale
- A <u>A</u>usgangssignale
- f Übergangsschaltnetz
- g Ausgangsschaltnetz

- Beschreibung von Mealy- und Moore-Automaten:
 - 3-Prozeß-Methode:
 - ein "getakteter" Prozess beschreibt das Verhalten des Zustandsregisters
 - zwei "ungetaktete" Prozesse beschreiben das Übergangsschaltnetz und das Ausgangsschaltnetz
 SIGNAL Z, ZO: Zustand;



```
p1: PROCESS (R, C) IS -- Zustandsregister
       Z \ll Z0:
    END PROCESS;
p2: PROCESS (E, Z) IS -- Ausgangsschaltnetz
       IF Z=... AND E=... THEN
          A <= ...;
       END IF;
    END PROCESS:
p3: PROCESS (E, Z) IS -- Übergangsschaltnetz
       IF Z=... AND E=... THEN
          Z0 <= ...:
       END IF;
    END PROCESS;
```

- Beschreibung von Mealy- und Moore-Automaten:
 - 2-Prozeß-Methode, 1. Variante:
 - ein "getakteter" Prozess beschreibt das Verhalten des Zustandsregisters
 - ein "ungetakteter" Prozess vereinigt in sich die Beschreibungen des Übergangsschaltnetzes und des Ausgangschaltnetzes




```
SIGNAL Z, Z0: Zustand;

p1: PROCESS (R, C) IS -- Zustandsregister
...
Z <= Z0;
...
END PROCESS;


p2: PROCESS (E, Z) IS -- Ausgangsschaltnetz
-- Übergangsschaltnetz
...
IF Z=... AND E=... THEN
A <= ...;
Z0 <= ...;
END IF;
...
END PROCESS;
```

- Beschreibung von Mealy- und Moore-Automaten:
 - 2-Prozeß-Methode, 2. Variante
 - ein "getakteter" Prozess vereinigt in sich die Beschreibung des Zustandsregisters und die des Übergangsschaltnetzes
 - ein "ungetakteter" Prozess beschreibt das Ausgangschaltnetz




```
SIGNAL Z: Zustand;
p1: PROCESS (R, C) IS -- Zustandsregister
                      -- Übergangsschaltnetz
       IF Z=... AND E=... THEN
          Z <= ...;
       END IF:
    END PROCESS;
p2: PROCESS (E, Z) IS -- Ausgangsschaltnetz
       IF Z=... AND E=... THEN
          A <= ...;
       END IF;
    END PROCESS:
```

- Beschreibung von Mealy- und Moore-Automaten:
 - 1-Prozeß-Methode:
 - ein "getakteter" Prozes vereinigt in sich die Beschreibungen des Zustandsregisters, des Übergangsschaltnetzes und des Ausgangsschaltnetzes.
 - Ausgangsflipflops beeinflussen das Verhalten des Schaltwerks




```
SIGNAL Z: Zustand;
-- Zustandsregister
-- Übergangsschaltnetz
-- Ausgangsschaltnetz + Flipflops
p1: PROCESS (R, C) IS
...
    IF Z=... AND E=... THEN
        A <= ...;
        Z <= ...;
    END IF;
...
END PROCESS;</pre>
```

- Beschreibung von Autonomen und Medwedjew-Automaten:
 - 2-Prozeß-Methode:
 - ein "getakteter" Prozess beschreibt das Verhalten des Zustandsregisters,
 - ein "ungetakteter" Prozess beschreibt das Übergangsschaltnetz




- Beschreibung von Autonomen und Medwedjew-Automaten:
 - 1-Prozeß-Methode:
 - ein "getakteter" Prozess vereinigt in sich die Beschreibungen des Zustandsregisters und des Übergangsschaltnetzes




```
SIGNAL Z: Zustand;
-- Zustandsregister
-- Übergangsschaltnetz
p1: PROCESS (R, C) IS
...
    IF Z=... AND E=... THEN
        Z <= ...;
    END IF;
    ...
END PROCESS;
A <= Z; -- Ausgangsschaltnetz</pre>
```


Entprellen von Tasten durch Abtastung mit Hysterese



| State | Din | CNT | State+ | CNT+ | Dout |
|-------|-----|--|--------|-------|------|
| S0 | 0 | =0 | S0 | Cnt | 0 |
| S0 | 0 | >0 | S0 | Cnt-1 | 0 |
| S0 | 1 | <n-1< td=""><td>S0</td><td>Cnt+1</td><td>0</td></n-1<> | S0 | Cnt+1 | 0 |
| S0 | 1 | =N-1 | S1 | Cnt | 0 |
| S1 | 1 | =N-1 | S1 | Cnt | 1 |
| S1 | 1 | <n-1< td=""><td>S1</td><td>Cnt+1</td><td>1</td></n-1<> | S1 | Cnt+1 | 1 |
| S1 | 0 | >0 | S1 | Cnt-1 | 1 |
| S1 | 0 | =0 | S0 | Cnt | 1 |




Impulsdiagramm eines Busprotokolls




Schnittstellenbeschreibung

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
ENTITY bus unit IS
  GENERIC(RSTDEF: std_logic := '1');
  PORT(RST:
             IN std_logic; -- reset
                                               RSTDEF active
             IN std_logic; -- clock
       CLK:
                                               rising edge active
       SWRST: IN std_logic; -- software reset
                                              RSTDEF active
             IN std_logic; -- load
                                              high active, pulse
       LD:
             OUT std_logic; -- bus request
       BRQ:
                                              low active. (stable)
             IN std_logic; -- bus grant
                                              low active, (stable)
       BGT:
             OUT std_logic; -- address strobe
                                              low active, pulse
       AS:
             OUT std_logic: -- read
                                              low active, stable
       RD:
       RDY:
             IN std_logic; -- ready
                                              low active, pulse
             OUT std_logic): -- done
                                               high active, pulse
       DONE:
END bus_unit;
```

Zustandsgraph



Steuertabelle für ein Moore-Steuerwerk



 Algorithmus zur Umwandlung einer Steuertabelle für ein Moore-Steuerwerk in eine Steuertabelle für ein Mealy-Steuerwerk mit Ausgangsflipflops

| | _ | _ | - |
|-----|---|---|---|
| 11/ | | | |
| ıv | • | v | |

| i | state | cond | next | outs |
|---|------------|------|------|------|
| 1 | S0 | - 0 | S0 | 1001 |
| 2 | S0 | - 1 | S1 | 1001 |
| 3 | S 1 | | S2 | 0111 |
| 4 | S2 | 0 - | S2 | 1100 |
| 5 | S2 | 1 - | S0 | 1100 |

Mealy


| i | state | cond | next | outs |
|---|------------|------|------|------|
| 1 | S0 | - 0 | S0 | 1001 |
| 2 | S0 | - 1 | S1 | 0111 |
| 3 | S 1 | | S2 | 1100 |
| 4 | S2 | 0 - | S2 | 1100 |
| 5 | S2 | 1 - | S0 | 1001 |

```
int index(TState state) {
  for (int i=1; i<=N; i++)
    if (Moore[i].state == state)
     return i;
}</pre>
```

```
TState next; // Hilfsvariable
TOuts outs; // Hilfsvariable

for (int i=1; i<=N; i++) {
  next = Mealy[i].next;
  outs = Moore[index(next)].outs;
  Mealy[i].outs = outs;
}</pre>
```

Steuertabelle für ein Mealy-Steuerwerk mit Ausgangsflipflops



Architekturbeschreibung

```
ARCHITECTURE verhalten OF bus unit IS
                                                           WHEN S1 \Rightarrow
                                                              brq <= '0';
  TYPE TState IS (S0, S1, S2, S3, S4);
                                                              IF bqt='0' THEN
  SIGNAL state: TState:
                                                                state <= S2;
  SIGNAL as_oe, rd_oe: std_logic;
                                                                as_oe <= '1';
BEGIN
                                                                rd_oe <= '1';
                                                              END IF;
  as \leftarrow '0' WHEN as oe='1' ELSE 'Z':
                                                           WHEN S2 \Rightarrow
  rd <= '0' WHEN rd_oe='1' ELSE 'Z';
                                                              state <= S3;
  p1: PROCESS (rst, clk) IS
                                                             brq <= '0';
  BEGIN
                                                              rd_oe <= '1';
    IF rst=RSTDEF THEN
                                                           WHEN S3 \Rightarrow
      state <= S0:
                                                              bra <= '0':
      brq <= '1';
                                                              rd_oe <= '1';
      as oe <= '0':
                                                              IF rdy='0' THEN
      rd oe <= '0':
                                                                done <= '1';
      done <= '0':
                                                                state <= S4:
    ELSIF rising_edge(clk) THEN
                                                               END IF:
      bra <= '1';
                                                           WHEN S4 \Rightarrow
      as_oe <= '0';
                                                              state <= S0:
      rd_oe <= '0';
                                                         END CASE:
      done <= '0';
                                                       END IF;
      CASE state IS
                                                     END PROCESS;
        WHEN S0 =>
                                                   END verhalten;
          IF 1d='1' THEN
            state <= S1;
             brq <= '0';
          END IF;
```