Schaltungsentwicklung mit Low-Power-FPGAs


Eine Einführung in die Technologie und Anwendungsmöglichkeiten programmierbarer Logikbausteine

Prof. Dr.-Ing. Irenäus Schoppa

Inhaltsübersicht


- Einführung
- Interne FPGA-Struktur
- FPGA-Eigenschaften
- FPGA-Anwendungsbereiche
- Design Flow
- Low-Power-FPGAs
- Anwendungsbeispiel


Einführung





Mehrstufige Logik Zweistufige Logik NAND-/NOR-Gatter

Multiplexer









ASIC

PLA, PAL/GAL (E)PROM

Gate Array

Gate Array

CPLD

FPGA

Einführung


• Entscheidungskriterien:

- Schaltungskomplexität, Stückzahlen, Kostenrahmen, verfügbare Zeit für die Entwicklung und Produktion, vorhandenes Know-How der Entwickler, verfügbare Entwicklungswerkzeuge

Eigenschaften	Standard	ASIC	FPGA
Investitionskosten	-	(sehr) hoch	gering
Entwicklungszeit	Ψ.	Monate	Wochen
Fertigungszeit	verfügbar	Wochen	Minuten
Entwurfsänderungen	einfach	aufwendig	einfach
Silizium-Ausnutzung	sehr gut	(sehr) gut	schlecht
IC-Preis	gering	hoch	gering
Lieferanten	viele	wenige	viele

3/15

Interne FPGA-Struktur



FPGA-Eigenschaften

Leistungs- und Echtzeitfähigkeit

- erreichbar durch parallele Ausführung
- vergleichbar mit ASIC-basierenden Lösungen
- übertrifft Mikrocontroller-/DSP-basierte Lösungen

Flexibilität

- Anpassungsfähigkeit an beliebige Systeme
- frei wählbare Belegung der Anschlüsse
- Update-Fähigkeit durch In-System-Programmierung über JTAG und FlashSpeicher-Technologie

Universalität und Multifunktionalität


- Realisierbarkeit komplexer Systeme durch Skalierbarkeit
- Spezialisierung durch Programmierung/Konfiguration
- bedarfsorientierte Auswahl (Anzahl/Typ) von Komponenten aus kommerziellen und freiverfügbaren Bibliotheken

FPGA-Anwendungsbereiche

Realisierung von Glue Logic

- Verbindung inkompatibler Hardwarebausteine
- Integration von Standardbauteilen (TTL/CMOS)
- Realisierung digitaler Schaltungen, für die es keine Standardbauteile gibt
- Hardware/Software Codesign: Realisierung zeitkritischer oder berechnungsintensiver Algorithmen durch applikationsspezifische Schaltungen (Co-Prozessoren):
 - allgemeine Datenverarbeitung: Mustererkennung, kryptographische Algorithmen, Bitstream-Algorithmen
 - digitale Signalverarbeitung: digitale Filterung, DFT/FFT, Signalgeneratoren, Signalkorrelation
 - Schnittstellen-/Kommunikations-Controller
- System-on-Chip Design: (Softcore-)Prozessor +
 Speicher + Peripheriekomponenten auf einem FPGA-Chip


Design Flow



Low-Power-FPGAs



- ProASIC3 und IGLOO (+ nano)
 - feinkörnige Architektur
 - Komplexität: 15 k 1 M Gatter
 - niedrige Core-Spannung: 1.2 V 1.5 V
 - FlashSpeicher-Technologie: sofortige Verfügbarkeit nach PowerOn-Phase
 - In-System-Programmierung via JTAG
 - wählbare I/O-Standards:
 - LVTTL, LVCMOS
 - 1.2V, 1.8V, 2.5V und 3.3V
 - das kleinste Gehäuse UC36 (3x3 mm)
 - niedrige IC-Kosten: A3P030-QNG48: 4,43\$
 - umfassende IP-Core-Bibliotheken:
 - Softcore–CPUs: 8051, ABC, ARM®Cortex™–M1
 - Peripherie: PWM, UART, SPI, I2C, ...




Low-Power-FPGAs



Überblick über ProASIC3-Devices

	A3P015	A3P030	A3P060	A3P125	A3P250	A3P400	A3P600	A3P1000
System Gates	15 k	30 k	60 k	125 k	250 k	400 k	600 k	1000 k
Logikzellen	384	768	1.536	3.072	6.144	9.216	13.824	24.576
RAM (1024 bits)	_	-	18	36	36	54	108	144
FlashROM Bits	1.024	1.024	1.024	1.024	1.024	1.024	1.024	1.024
ARM-Cortex-M1	_	_	_	✓	✓	✓	✓	✓
I/O Banks	2	2	2	2	4	4	4	4
Max. User I/Os	49	81	96	133	157	194	235	300
Gehäuse	QN68	QN48 QN68 QN132 VQ100	QN132 CS121 VQ100 TQ144 FG144	QN132 VQ100 TQ144 PQ208 FG144	QN132 VQ100 PQ208 FG144 FG256	PQ208 FG144 FG256 FG484	PQ208 FG144 FG256 FG484	PQ208 FG144 FG256 FG484


CPFSK-Modulator im HART-Modem




Schnittstellen- und Architekturbeschreibung in VHDL


```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
                                                             BEGIN
-- sequentieller Multiplizierer
                                                                 arg \leftarrow op2 WHEN erg(0)='1,
                                                                            ELSE (OTHERS => '0');
ENTITY segumult IS
  GENERIC(RSTDEF: std_logic := '1';
                                                                 tmp <= SXT(arg) + SXT(erg(2*N-1 DOWNTO N));</pre>
                  natural := 8):
  PORT(rst: IN std_logic; -- reset, RSTDEF active
                                                             p2: PROCESS (rst, clk) IS
       clk: IN std_logic; -- clock, rising edge active
                                                                 BEGIN
       en: IN std_logic; -- enable, high active
                                                                    IF rst=RSTDEF THEN
       op1: IN std_logic_vector(N-1
                                       DOWNTO 0); -- unsign
                                                                       cnt <= 0:
                                       DOWNTO 0); -- signed
       op2: IN std_logic_vector(N-1
                                                                       erg <= (OTHERS => '0');
       res: OUT std_logic_vector(2*N-1 DOWNTO 0));
                                                                    ELSIF rising_edge(clk) THEN
END sequmult;
                                                                       IF cnt/=0 THEN
                                                                           cnt <= cnt - 1;</pre>
                                                                            erg <= tmp & erg(N-1 DOWNTO 1);</pre>
                                                                       END IF;
                                                                       IF strt='1' THEN
                                                                            cnt <= N:
USE ieee.std_logic_arith.ALL;
                                                                            erg <= EXT(op1, erg'LENGTH);</pre>
USE ieee.std_logic_unsigned.ALL;
                                                                        END IF:
                                                                    END IF:
ARCHITECTURE behaviour OF segumult IS
                                                                 END PROCESS;
  SIGNAL strt: std_logic;
  SIGNAL cnt: integer RANGE 0 TO N;
                                                                 res <= erg;
  SIGNAL erg: std_logic_vector(2*N-1 DOWNTO 0);
  SIGNAL tmp: std_logic_vector(N
                                      DOWNTO 0);
                                                             END behaviour;
  SIGNAL arg: std_logic_vector(N-1
                                      DOWNTO 0):
```

VHDL-Simulation







Pin-Editor/Chip-Planner



Energieverbrauch





Danke für Ihre Aufmerksamkeit

Fragen?