Методичні вказівки до лабораторної роботи № III

📡 Тема: Розробка та верифікація послідовних комунікаційних протоколів на ПЛІС

🎯 Мета роботи

Набути навичок проєктування високошвидкісних синхронних та асинхронних інтерфейсів, які є ключовими елементами комп'ютерних систем. Зокрема:

1. Спроєктувати модуль **послідовного комунікаційного протоколу** (UART, SPI, або I2C) згідно індивідуального варіанта.
2. Використати мову опису апаратури (**VHDL** або **Verilog**) для створення функціональної моделі.
3. Розробити **тестбенч** для функціональної верифікації передачі та прийому даних.
4. Проаналізувати часові характеристики проєкту після синтезу.

💻 Теоретичні відомості

- **UART (Universal Asynchronous Receiver/Transmitter):** Асинхронний протокол. Вимагає генерації точної тактової частоти (баудова швидкість) для прийому та передачі, оскільки не використовує окремого тактового сигналу.
- **SPI (Serial Peripheral Interface):** Синхронний протокол, що працює в режимі Master/Slave. Використовує чотири лінії (SCK, MOSI, MISO, SS) та є дуплексним.
- **I2C (Inter-Integrated Circuit):** Двонаправлений двопровідний синхронний протокол (SCL, SDA), що базується на адресації пристроїв (Master/Slave).
- **VHDL/Verilog:** Мови опису апаратури. VHDL більш структурований і суворий, Verilog — більш схожий на C і гнучкий.

📝 Хід виконання роботи

Етап 1. Визначення варіанту та аналіз протоколу

1. Отримайте свій індивідуальний варіант з таблиці (Протокол та Мова програмування).
2. **Детальний аналіз:** Вивчіть специфікацію протоколу, визначте необхідні стани (для FSM) та логіку роботи (наприклад, стартовий/стоповий біти для UART, фази тактування CPHA/CPOL для SPI).
3. **Створення блок-схеми/діаграми станів:** Намалюйте **діаграму станів (FSM)** для модуля передавача (Tx) та опишіть логіку роботи приймача (Rx).

Етап 2. Розробка модуля (Кодера/Декодера)

1. **Розробка HDL-коду:** Використовуючи обрану мову (VHDL або Verilog), створіть окремі модулі для **Передавача (Tx)** та **Приймача (Rx)**.
    - *Для UART:* Необхідно реалізувати дільник тактової частоти для отримання необхідної баудової швидкості.
    - *Для SPI/I2C:* Необхідно реалізувати логіку Master-пристрою, що генерує тактові імпульси та керує потоком даних.
2. **Коментування:** Додайте детальні коментарі, що описують призначення портів, внутрішніх регістрів та логічних блоків.
3. **Закомітити зміни** у `feature/develop/<task number: feature>`

Етап 3. Функціональна верифікація за допомогою Testbench

1. **Створення Testbench:** Створіть окремий HDL-модуль, який буде імітувати роботу зовнішнього середовища:
    - Генерація тактового сигналу (CLK) та сигналу скидання (RESET).
    - Подача тестових даних на вхід передавача (Tx).
    - Імітація передачі даних від іншого пристрою (для перевірки Rx).
2. **Симуляція:** Запустіть симуляцію (наприклад, у ModelSim, Vivado Simulator) та переконайтеся, що:
    - Передавач коректно формує вихідний потік бітів.
    - Приймач коректно фіксує та збирає прийняті дані.
3. **Аналіз результатів:** Зробіть скріншоти осцилограм ключових сигналів (TxD/SDA/MOSI, CLK) та результатів прийому даних.
4. **Закомітити зміни** у `feature/develop/<task number: feature>`, створити пул реквест з назвою `lab2/testbench` в `develop`, додати в ревювера викладача (**andrii-s-spitzer-lpnu-ua**), в опис пул реквесту додати скріни осцилограм.
5. Після отримання схвалення - **змерджити зміни** в `develop`, після чого можна приступати до наступного етапу.

Етап 4. Синтез та аналіз продуктивності

1. **Синтез:** Виконайте синтез проєкту для цільової ПЛІС (вказується викладачем).
2. **Аналіз ресурсів:** Проаналізуйте звіт про використання ресурсів кристала (кількість LUT, Flip-Flops).
3. **Часовий аналіз (Timing Analysis):** Визначте максимальну тактову частоту Fmax, на якій може працювати ваш модуль, і порівняйте її з вимогами протоколу.

📚 Варіанти проєктів

Студент обирає варіант згідно свого номера в списку (або іншим критерієм).

№	протокол	мова
1	UART	VHDL
2	I2C	Verilog
3	SPI	VHDL
4	UART	Verilog
5	I2C	VHDL
6	SPI	Verilog
7	UART	VHDL
8	I2C	Verilog
9	SPI	VHDL
10	UART	Verilog
11	I2C	VHDL
12	SPI	Verilog
13	UART	VHDL
14	I2C	Verilog
15	SPI	VHDL
16	UART	Verilog
17	I2C	VHDL
18	SPI	Verilog
19	UART	VHDL
20	I2C	Verilog
21	SPI	VHDL
22	UART	Verilog
23	I2C	VHDL
24	SPI	Verilog
25	UART	VHDL
26	I2C	Verilog
27	SPI	VHDL
28	UART	Verilog

29	I2C	VHDL
30	SPI	Verilog
31	UART	VHDL
32	I2C	Verilog
33	SPI	VHDL
34	UART	Verilog
35	I2C	VHDL

✍️ Вимоги до звіту

Звіт повинен містити:

1. **Титульний лист** та Ваш варіант завдання.
2. **Діаграму станів (FSM)** передавача/приймача.
3. **Лістинг** HDL-коду спроєктованого модуля та тестбенча.
4. **Скріншоти** осцилограм симуляції, що підтверджують коректну передачу та прийом тестових даних.
5. **Звіт САПР** про використання ресурсів та **часовий аналіз** (Fmax).
6. **Висновок** щодо реалізації протоколу та відповідності вимогам.