Transmisor

Documento que indica todo lo necesario para usar el transmisor IEEE_8021513_TX.

El IP Core se encuentra en esta carpeta: IP Core Tx.

El proyecto ejemplo de Vivado donde se corrió la simulación: Ejemplo Tx.

Funcionalidades probadas

- Máximo tamaño transmisible por trama: 4096 bytes.
- Acepta transmisión de múltiples tramas consecutivas, sin necesidad de reset. La señal de nuevo frame no debe recibirse mientras la señal de "valid" de la salida esté activa.

Clocks

- clk_dac: [125 MHz]. Clock físico del DAC, conectado a la entrada del clocking wizard.
- clk_tx: [125 MHz]. Clock del transmisor, salida del clocking wizard. Sincrónico con la salida del transmisor.
- clk_fifo_m: [15.625 MHz]. Clock para sacar datos de la FIFO, salida del clocking wizard. Sincrónico con la entrada del transmisor.

Entradas

- IPCORE_CLK: [clk]. Señal de clock de 125 MHz.
- IPCORE_RESETN: [bool]. Señal de reset ACTIVE LOW ('0' para resetear).
- new_frame_in: [bool]. Indica que hay un nuevo mensaje a transmitir.
- [reg0, reg1, reg2, reg3]: [uint32_t]. Registros de configuración.
- data_in: [uint8 t]. Datos a transmitir. Se espera que sean recibidos de una interfaz AXI4 Stream de 8bits.
- valid_in: [bool]. Momento en que los datos recibidos son válidos (señal de AXI4 Stream).

Registros

Al recibir la señal "new_frame_in", se van a leer los registros de 32bits (reg0, reg1, reg2 y reg3) durante solamente un ciclo de clock, por lo que los registros pueden cambiar de valor durante la transmisión de un mensaje. Los registros quedan definidos como sigue:

Register	31	30	29	28	27		26	25		24	23	2	2	21	20	19	18	17	16
гед0	х	х	х	х	х		х	х		х	p23	3 р	22	p21	p20	p19	p18	p17	p16
гед1	х	х	х	х	х		х	х		х	х	х		х	х	х	х	х	х
гед2	х	х	х	х	х		concat2	conca	t1	concat0	х	х		х	х	х	гер2	гер1	гер0
гед3	х	х	mimon2	mimo	n1 mi	mon0	mimos2	mimo	s1	mimos0	х	х		х	х	х	cp2	ср1	ср0
Register	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1		0		
0x00	p15	р1	4 p13	p12	p11	p10	р9	р8	р7	р6	р5	р4	р3	р2	р1		p0		
								•		F -	P -	Ρ.	PJ	P2	Pi		Po		
0x04	m15	m'	14 m13	m12	m11	m10	m9	m8	m7			•	•	•	•		m0		
0x04 0x08	m15 x	m [·]	14 m13	m12	m11 x		m9 rate1	m8	m7	m6	m5	m4	m3	•	m1		·		

- p[23:0]: psduSize. Tamaño en bytes del mensaje a transmitir.
- m[15:0]: messageDuration. En vez de usarse para indicar el tiempo que demora la transmisión, este parámetro se usa para indicar la cantidad de bytes "extra" agregados en la transmisión, para que sea múltiplo de "payloadBitsPerBlock0 = 21".

Por ejemplo: si su mensaje es de 30 bytes, entonces (psduSize = 30; messageDuration = 9).

Si su mensaje es de 300 bytes, entonces (psduSize = 300; messageDuration = 6).

Si bien el mensaje "real" tiene un tamaño fijo, el mensaje escrito en la FIFO de entrada debe ser un múltiplo de 21 bytes, agregando bytes nulos para completar el múltiplo de 21.

- block[1:0]: blockSize. Siempre "00".
- rate[2:0]: fecRate. Siempre "001".
- rep[2:0]: repetitionNumber. Siempre "001".
- concat[2:0]: fecConcatenationFactor. Siempre "000".
- si[3:0]: scramblerInitialization. Cualquier valor (testeado con "1111").
- bat[4:0]: batId. Siempre "00010".
- cp[2:0]: cyclicPrefixId. Cualquier valor menos "000". (testeado con "001").
- mimos[2:0]: explicitMimoPilotSymbolCombSpacing. Cualquier valor (se puede usar para cualquier cosa).
- mimon[2:0]: explicitMimoPilotSymbolNumber. Cualquier valor (se puede usar para cualquier cosa).


Outputs


- data_out: [fi(1,16,15)]. Valores de salida, para el DAC. Los dos bits LSB no se usan.
- valid_out: [bool]. Indica que el valor de salida es válido.
- ready: [bool]. Señal del AXI4-Stream. Indica que está listo para leer de la FIFO los datos del payload.

Modo de uso


- 1. Escribir en la FIFO el mensaje a transmitir. Si bien el mensaje puede ser de "x" bytes (incluyendo 0 bytes), tenga en cuenta que lo que se escriba en la FIFO debe ser un múltiplo de 21 bytes (completar con '0' de ser necesario).
- 2. Setear los registros reg0, reg1, re2 y reg3.
- 3. Levantar la señal new_frame_in durante un ciclo de clock de "clk_fifo_s". A partir de este punto, los registros pueden ser modificados sin problemas.
- 4. Esperar mientras se procesan el preámbulo y encabezado.
- 5. Se va a levantar la señal de ready y va a empezar a leer la FIFO la cantidad de bytes indicada por los registros.
- 6. Esperar mientras se forma el símbolo OFDM.
- 7. Se envía a la salida una señal continua de 125MHz lista para conectarse al DAC. Se indica su validez con la señal valid_out.
- 8. No se puede levantar otra señal de new_frame_in hasta el falling_edge de la señal valid_out.

Block Design






Ţ



Resets separados para la FIFO y para el IP-Core.

Simulación

Critical warnings: 0.




Sintesis

Importante: agregar el archivo de constraints al proyecto de Vivado, el cual se encuentra dentro del Ip Core bajo la carpeta constraint/ieee_constraints.xdc.

Critical warnings: 0.

Resource	Utilization	Available	Utilization %
LUT	10870	17600	61.76
FF	14216	35200	40.39
BRAM	13.50	60	22.50
DSP	51	80	63.75
10	32	100	32.00
PLL	1	2	50.00



Design Timing Summary


etup		Hold		Pulse Width	
Worst Negative Slack (WNS):	2.387 ns	Worst Hold Slack (WHS):	-0.100 ns	Worst Pulse Width Slack (WPWS):	2.000 ns
Total Negative Slack (TNS):	0.000 ns	Total Hold Slack (THS):	-0.281 ns	Total Pulse Width Negative Slack (TPWS):	0.000 ns
Number of Failing Endpoints:	0	Number of Failing Endpoints:	3	Number of Failing Endpoints:	0
Total Number of Endpoints:	43067	Total Number of Endpoints:	43025	Total Number of Endpoints:	15148

Implementacion

Critical warnings: 2 (relacionadas con no haber definido la ubicación física de los pines).


Warnings: 4. Una dice que n se uso el ZYNQ. Y 3 hacen referencia a DSPs inferidos, que se sugieren que tengan al menos dos registros a la salida (lo cual todos los multiplicadores cumplen).

Resource	Utilization	Available	Utilization %
LUT	10631	17600	60.40
LUTRAM	519	6000	8.65
FF	14098	35200	40.05
BRAM	13.50	60	22.50
DSP	51	80	63.75
10	32	100	32.00
PLL	1	2	50.00



Pulse Width Setup Hold Worst Negative Slack (WNS): 0.546 ns Worst Hold Slack (WHS): 0.027 ns Worst Pulse Width Slack (WPWS): 2.000 ns Total Negative Slack (TNS): 0.000 ns Total Hold Slack (THS): 0.000 ns Total Pulse Width Negative Slack (TPWS): 0.000 ns Number of Failing Endpoints: 0 Number of Failing Endpoints: 0 Number of Failing Endpoints: 0 Total Number of Endpoints: 42948 Total Number of Endpoints: 42928 Total Number of Endpoints: 15030

All user specified timing constraints are met.



Historial de versiones

v2.0

- Se elimina la señal "Tlast" a la entrada del Ip Core.
- La salida ahora es de 16 bits, con los dos bits LSB ignorados.

v1.2

Se agrega mención al archivo de constraints.

v1.1

Se agrega especificación del tamaño de "120 bytes" múltiplo del mensaje.

v1.0

Creación inicial del documento