



ES8388

带耳机放大器的低功耗立体声音频编解码器

概述

ES8388 是一款高性能、低功耗、低成本的音频 CODEC。它由 2 通道 ADC、2 通道 DAC、麦克风放大器、耳机放大器、数字音效以及模拟 混音和增益功能组成。

该设备采用先进的多位三角 Σ 调制技术在数字和模拟之间转换数据。多位三角 Σ 调制器使该设备对时钟抖动的敏感度低,带外噪声小。

特点

ADC

- 24 位、8 kHz 至 96 kHz 采样频率
- 95 dB 动态范围,95 dB 信噪比、
 -85分贝 THD+N
- 带麦克风放大器的立体声或单声道麦克风接口
- 自动电平控制和噪声门
- 2 对 1 模拟输入选择
- 各种模拟输入混合和增益

发援会

- 24 位、8 kHz 至 96 kHz 采样频率
- 96 分贝动态范围,96 分贝信噪比、-83 分贝 THD+N
- 40 mW 耳机放大器,无流行噪音
- 无耳机盖模式
- 立体声增强
- 低音和高音
- 各种模拟输出混合和增益

低功耗

- 1.8V 至 3.3V 工作电压
- 7 mW 回放; 16 mW 回放和记录

系统

- I²C 或 SPI uC 接口
- 256Fs、384Fs,USB 12 MHz 或 24 MHz
- 主串行端口或从串行端口
- I²S,左对齐,DSP/PCM 模式

申请

订购信息

最新数据表: <u>www.everest-semi.com</u>或 <u>info@everest-semi.com</u>

- MID
- MP3、MP4、PMP
- 无线音频
- 数码相机、摄像机
- 全球定位系统
- 蓝牙
- 便携式音频设备


1	方框图		4
2	28 引胠	P Qfn 和引脚说明	5
3	典型应	用电路	7
4	时钟模	式和采样频率	7
5	微控制	器配置接口	9
5		PI	
		线制	
6		存器定义	
6		5片控制和电源管理	
	6.1.1	寄存器 0 - 芯片控制 1,默认 0000 0110	
	6.1.2	寄存器 1 - 芯片控制 2,默认 0101 1100	
	6.1.3	寄存器 2 - 芯片电源管理,默认 1100 0011	
	6.1.4	寄存器 3 - ADC 电源管理,默认值 1111 1100	
	6.1.5	寄存器 4 - DAC 电源管理,默认 1100 0000	
	6.1.6	寄存器 5 - 芯片低功耗 1,默认 0000 0000	
	6.1.7	寄存器 6 - 芯片低功耗 2,默认 0000 0000	
	6.1.8	寄存器 7 - 模拟电压管理,默认 0111 1100	
	6.1.9	寄存器 8 - 主模式控制,默认值 1000 0000	
6		DC 控制	
	6.2.1	寄存器 9 - ADC 控制 1,默认 0000 0000	
	6.2.2	寄存器 10 - ADC 控制 2,默认 0000 0000	
	6.2.3	寄存器 11 - ADC 控制 3,默认 0000 0010	
	6.2.4	寄存器 12 - ADC 控制 4,默认 0000 0000	
	6.2.5	寄存器 13 - ADC 控制 5,默认 0000 0110	
	6.2.6	寄存器 14 - ADC 控制 6,默认 0011 0000	
	6.2.7	寄存器 15 - ADC 控制 7,默认 0010 0000	
	6.2.8	寄存器 16 - ADC 控制 8,默认 1100 0000	
	6.2.9	寄存器 17 - ADC 控制 9,默认值 1100 0000	
	6.2.10	寄存器 18 - ADC 控制 10,默认 0011 1000	
	6.2.11	寄存器 19 - ADC 控制 11,默认 1011 0000	
	6.2.12	寄存器 20 - ADC 控制 12,默认 0011 0010	
	6.2.13	寄存器 21 - ADC 控制 13,默认 0000 0110	
	6.2.14	寄存器 22 - ADC 控制 14,默认 0000 0000	
6		AC 控制	
	6.3.1	寄存器 23 - DAC 控制 1,默认 0000 0000	
修订	6.3.2 版 5.0	寄存器 24 - DAC 控制 2,默认 0000 0110	23 2018年7月

	6.3.3	寄存器 25 - DAC 控制 3,默认 0010 0010	23
	6.3.4	寄存器 26 - DAC 控制 4,默认 1100 0000	24
	6.3.5	寄存器 27 - DAC 控制 5,默认值 1100 0000	24
	6.3.6	寄存器 28 - DAC 控制 6,默认 0000 1000	24
	6.3.7	寄存器 29 - DAC 控制 7,默认 0000 0000	24
	6.3.8	寄存器 30 - DAC 控制 8,默认 0001 1111	25
	6.3.9	寄存器 31 - DAC 控制 9,默认值 1111 0111	<u>25</u>
	6.3.1	0 寄存器 32 - DAC 控制 10,默认值 1111 1101	25
	6.3.1	1 寄存器 33 - DAC 控制 11,默认值 1111 1111	25
	6.3.1	,,,,,,,,,,,,,,	
	6.3.1	3 寄存器 35 - DAC 控制 13,默认值 1111 0111	25
	6.3.1	4 寄存器 36 - DAC 控制 14,默认值 1111 1101	25
	6.3.1	5 寄存器 37 - DAC 控制 15,默认值 1111 1111	26
	6.3.1	6 寄存器 38 - DAC 控制 16,默认 0000 0000	26
	6.3.1	7 寄存器 39 - DAC 控制 17,默认 0011 1000	26
	6.3.1	8 寄存器 40 - DAC 控制 18,默认 0010 1000	26
	6.3.1	9 寄存器 41 - DAC 控制 19,默认 0010 1000	26
	6.3.2	0 寄存器 42 - DAC 控制 20,默认 0011 1000	26
	6.3.2	1 寄存器 43 - DAC 控制 21,默认 0000 0000	27
	6.3.2	2 寄存器 44 - DAC 控制 22,默认 0000 0000	27
	6.3.2	3 寄存器 45 - DAC 控制 23,默认 0000 0000	27
	6.3.2	4 寄存器 46 - DAC 控制 24,默认 0000 0000	27
	6.3.2	5 寄存器 47 - DAC 控制 25,默认 0000 0000	28
	6.3.2	6 寄存器 48 - DAC 控制 26,默认 0000 0000	28
	6.3.2	7 寄存器 49 - DAC 控制 27,默认 0000 0000	28
	6.3.2	8 寄存器 50 - DAC 控制 28,默认 0000 0000	29
	6.3.2	9 寄存器 51 - DAC 控制 29,默认 1010 1010	29
	6.3.3	0 寄存器 52 - DAC 控制 30,默认 1010 1010	29
7	数字	音频接口	29
8	电气	特性	30
8	3.1	绝对最大额定值	30
8	3.2	建议的运行条件	31
8	3.3	ADC 模拟和滤波器特性与规格	31
8	3.4	DAC 模拟和滤波器特性与规格	31
8	3.5	功耗特性	32
8	3.6	串行音频端口切换规格	32
8 修订	B.Z 版 5.0	串行控制端口切换规格4	 2018年7月


Eve	rest Semiconductor	ES8388
9	包装信息	35

10

1 方框图



2 28 引脚 Qfn 和引脚说明




修订版 5.0 7 2018年7月

ES8388 的引脚和尺寸与 WM8988 兼容。

密码	姓名	输入/输出	说明			
1	MCLK	1	主时钟			
2	DVDD	供应	数字磁芯供电			
3	PVDD	供应	数字 IO 电源			
4	DGND	供应	数字地(DVDD 和 PVDD 的返回路径)			
5	SCLK	输入/输出	音频数据位时钟			
6	DSDIN	1	DAC 音频数据			
7	LRCK	输入/输出	音频数据左右时钟			
8	ASDOUT	0	ADC 音频数据			
9	北卡罗来纳州		无连接			
10	VREF	0	去耦电容器			
11	路由 1	0	右输出 1(线路或扬声器/耳机)			
12	LOUT1	0	左输出 1(线路或扬声器/耳机)			
13	HPGND	供应	模拟输出驱动器(LOUT1/2、ROUT1/2)的地线			
14	ROUT2	0	右输出 2(线路或扬声器/耳机)			
15	LOUT2	0	左输出 2(线路或扬声器/耳机)			
16	HPVDD	供应	为模拟输出驱动器(LOUT1/2、ROUT1/2)供电			
17	AVDD	供应	模拟供电			
18	AGND	供应	模拟接地			
19	ADCVREF	0	去耦电容器			
20	VMID	0	去耦电容器			
21	RIN2	人工智能	右声道输入 2			
22	LIN2	1	左声道输入 2			
23	RIN1	1	右声道输入 1			
24	LIN1	I	左声道输入 1			
25	北卡罗来纳州		无连接			
26	CE	I	控制选择或设备地址选择			
27	CDATA	输入/输出	控制数据输入或输出			
28	CCLK	I	控制时钟输入			

3 典型应用电路



**

For best performance, the decoupling and filter capacitors should be located as close to the device package as possible.

4 时钟模式和采样频率 equencies

根据输入串行音频数据的采样频率,设备可在两种速度模式下工作:单速或双速。表 1 列出了这两种模式下的采样频率范围。设备可在主时钟模式或从时钟模式下工作。

在从属模式下,LRCK 和 SCLK 由外部提供。LRCK 和 SCLK 必须以特定速率从系统时钟同步导出。设备可根据表 1 自动检测 MCLK/LRCK 比率。设备仅支持表 1 中列出的 MCLK/LRCK 比率。LRCK/SCLK 比率通常为 64。

 速度模式
 采样频率
 MCLK/LRCK 比率

 单速
 8kHz - 50kHz
 256, 384, 512, 768, 1024

 双倍速度
 50kHz - 100kHz
 128, 192, 256, 384, 512

表 1 从属模式采样频率和 MCLK/LRCK 比率

在主控模式下,LRCK 和 SCLK 由 MCLK 内部导出。表 2 列出了可用的 MCLK/LRCK 比率和 SCLK/LRCK 比率。

表 2 主站模式采样频率和 MCLK/LRCK 比率

MCLK	MCLK	ADC 采样率	ADCFsRatio	DAC 采样率	DACFsRatio	SCLK
CLKDIV2=0	CLKDIV2=1	(ALRCK)	[4:0]	(DLRCK)	[4:0]	比率
正常模式	•					
12.288 兆赫	24.576MHz	8 kHz (MCLK/1536)	01010	8 kHz (MCLK/1536)	01010	MCLK/6
		8 kHz (MCLK/1536)	01010	48 kHz (MCLK/256)	00010	MCLK/4
		12 kHz (MCLK/1024)	00111	12 kHz (MCLK/1024)	00111	MCLK/4
		16 kHz (MCLK/768)	00110	16 kHz (MCLK/768)	00110	MCLK/6
		24 kHz (MCLK/512)	00100	24 kHz (MCLK/512)	00100	MCLK/4
		32 kHz (MCLK/384)	00011	32 kHz (MCLK/384)	00011	MCLK/6
		48 kHz (MCLK/256)	00010	8 kHz (MCLK/1536)	01010	MCLK/4
		48 kHz (MCLK/256)	00010	48 kHz (MCLK/256)	00010	MCLK/4
		96 kHz (MCLK/128)	00000	96 kHz (MCLK/128)	00000	MCLK/2
11.2896 兆赫	22.5792MHz	8.0182 kHz (MCLK/1408)	01001	8.0182 kHz (MCLK/1408)	01001	MCLK/4
		8.0182 kHz (MCLK/1408)	01001	44.1 kHz (MCLK/256)	00010	MCLK/4
		11.025 kHz (MCLK/1024)	00111	11.025 kHz (MCLK/1024)	00111	MCLK/4
		22.05 kHz (MCLK/512)	00100	22.05 kHz (MCLK/512)	00100	MCLK/4
		44.1 kHz (MCLK/256)	00010	8.0182 kHz (MCLK/1408)	01001	MCLK/4
		44.1 kHz (MCLK/256)	00010	44.1 kHz (MCLK/256)	00010	MCLK/4
		88.2 kHz (MCLK/128)	00000	88.2 kHz (MCLK/128)	00000	MCLK/2
18.432 兆赫	36.864MHz	8 kHz (MCLK/2304)	01100	8 kHz (MCLK/2304)	01100	MCLK/6
		8 kHz (MCLK/2304)	01100	48 kHz (MCLK/384)	00011	MCLK/6
		12 kHz (MCLK/1536)	01010	12 kHz (MCLK/1536)	01010	MCLK/6
		16 kHz (MCLK/1152)	01000	16 kHz (MCLK/1152)	01000	MCLK/6
		24 kHz (MCLK/768)	00110	24 kHz (MCLK/768)	00110	MCLK/6
		32 kHz (MCLK/576)	00101	32 kHz (MCLK/576)	00101	MCLK/6
		48 kHz (MCLK/384)	00011	8 kHz (MCLK/2304)	01100	MCLK/6
		48 kHz (MCLK/384)	00011	48 kHz (MCLK/384)	00011	MCLK/6
		96 kHz (MCLK/192)	00001	96 kHz (MCLK/192)	00001	MCLK/3
16.9344 兆赫	33.8688MHz	8.0182 kHz (MCLK/2112)	01011	8.0182 kHz (MCLK/2112)	01011	MCLK/6
		8.0182 kHz (MCLK/2112)	01011	44.1 kHz (MCLK/384)	00011	MCLK/6
		11.025 kHz (MCLK/1536)	01010	11.025 kHz (MCLK/1536)	01010	MCLK/6
		22.05 kHz (MCLK/768)	00110	22.05 kHz (MCLK/768)	00110	MCLK/6
		44.1 kHz (MCLK/384)	00011	8.0182 kHz (MCLK/2112)	01011	MCLK/6
		44.1 kHz (MCLK/384)	00011	44.1 kHz (MCLK/384)	00011	MCLK/6
		88.2 kHz (MCLK/192)	00001	88.2 kHz (MCLK/192)	00001	MCLK/3
USB 模式						
12 兆赫	24MHz	8 kHz (MCLK/1500)	11011	8 kHz (MCLK/1500)	11011	MCLK
		8 kHz (MCLK/1500)	11011	48 kHz (MCLK/250)	10010	MCLK
		8.0214 kHz (MCLK/1496)	11010	8.0214 kHz (MCLK/1496)	11010	MCLK
		8.0214 kHz (MCLK/1496)	11010	44.118 kHz (MCLK/272)	10011	MCLK

修订版 5.0 10 2018年7月

11.0259 千赫	11001	11.0259 千赫	11001	MCLK
(MCLK/1088)		(MCLK/1088)		
12 kHz (MCLK/1000)	11000	12 kHz (MCLK/1000)	11000	MCLK
16 kHz (MCLK/750)	10111	16 kHz (MCLK/750)	10111	MCLK
22.0588 kHz (MCLK/544)	10110	22.0588 kHz (MCLK/544)	10110	MCLK
24 千赫(MCLK/500)	10101	24 千赫(MCLK/500)	10101	MCLK
32 kHz (MCLK/375)	10100*	32 kHz (MCLK/375)	10100*	MCLK
44.118 kHz (MCLK/272)	10011	8.0214 kHz (MCLK/1496)	11010	MCLK
44.118 kHz (MCLK/272)	10011	44.118 kHz (MCLK/272)	10011	MCLK
48 kHz (MCLK/250)	10010	8 kHz (MCLK/1500)	11011	MCLK
48 kHz (MCLK/250)	10010	48 kHz (MCLK/250)	10010	MCLK
88.235 kHz (MCLK/136)	10001	88.235 kHz (MCLK/136)	10001	MCLK
96 kHz (MCLK/125)	10000	96 kHz(MCLK/125)	10000	MCLK

5 微控制器接口

该器件支持标准 SPI 和两线制微控制器配置接口。外部微控制器可通过写入内部配置寄存器来完全配置设备。有关配置寄存器定义的详情,请参阅第 8 节。

相同的器件引脚可用于配置 SPI 或双线接口。在 SPI 模式下,引脚 CE、CCLK 和 CDATA 起 SPI_CSn、SPI_CLK 和 SPI_DIN 的作用。在双线模式下,引脚 CE、CCLK 和 CDATA 起 AD0、SCL 和 SDA 的作用。要选择 SPI 模式,需要在 CE 引脚上应用高低转换信号。否则,设备将以 2 线接口模式运行。

5.1 SPI

ES8388 芯片内部有一个符合 SPI(串行外设接口)标准的同步从控制器。它允许外部主 SPI 控制器访问内部寄存器,从而控制芯片的运行。

SPI 总线上的所有线路都是单向的: SPI_CLK 由主控制器产生,主要用于同步数据传输,SPI_DIN 线路从主控制器向从控制器传输数据; SPI_CSn 由主控制器产生,用于选择 ES8388。

该接口的时序图如图 1 所示。SPI_CSn 引脚从高电平到低电平的转换表示选择了 SPI 接口。每个写入程序包含 3 个字,即芯片地址加 R/W 位、内部寄存器地址和内部寄存器数据。每个字的长度固定为 8 位。输入的 SPI_DIN 数据在 SPI_CLK 时钟的上升沿采样。输入

每个字的 MSB 位首先传输。传输速率最高可达 10M bps。




图 1 SPI 配置接口时序图

5.2 2 线制

该设备支持标准的 2- 线微控制器配置接口。外部微控制器可通过写入内部配置寄存器来完全配置设备。

2 线接口是一种双向串行总线,使用一条串行数据线(SDA)和一条串行时钟线(SCL)进行数据传输。 图 2a 和图 2b 给出了该接口的数据传输时序图。数据与 SDA 线上的 SCL 时钟同步,逐个字节传输。在 SCL 高电平期间对字节中的每一位进行采样,MSB 位首先传输。每传输完一个字节后,接收器会发出一 个确认位,将 SDA 拉低。该接口的传输速率最高可达 400 kbps。

主控制器通过发送 "启动 "信号启动传输,"启动 "信号的定义是在 SCL 为高电平时,SDA 从高电平转换为低电平。传输的第一个字节是从站地址。它是一个七位芯片地址,后面跟一个 RW 位。芯片地址必须是001000x,其中 x 等于 AD0。RW 位表示从机数据传输方向。一旦收到确认位,数据传输就开始按照 RW 位指定的方向逐字节进行。主站可以通过产生 "停止 "信号来终止通信,"停止 "信号的定义是,当 SCL 为高电平时,SDA 为低电平到高电平的转换。

在双线接口模式下,可以写入和读取寄存器。写 "和 "读 "指令的格式如表 1 和表 2 所示。请注意,要从寄存器中读取数据,必须将 R/W 位设置为 0 以访问寄存器地址,然后将 R/W 位设置为 1 以从寄存器中读取数据。

表 3 在两线接口模式下向寄存器写入数据

	芯片地址		RW		注册地址		要写入的数据		
启动	001000	AD0	0	ACK	内存	ACK	数据	ACK	停止




图 2a 双线写入时序

表 4 两线接口模式下从寄存器读取数据

	芯片地址		R/W		注册地址		
开始	001000	AD0	0	ACK	内存	ACK	
	芯片地址		R/W		要读取的数据		
开始	001000	AD0	1	ACK	数据	黑盒	停止




图 2b 双线读取时序

6 配置寄存器定义

SPI 和 2 线配置接口共享相同的寄存器,因为任何时候都只有一个接口处于活动状态。该器件共有 53 个用户可编程 8 位寄存器。这些寄存器控制 ADC 和 DAC 的运行。外部主控制器可通过 RAM(寄存器)寄存器中指定的从属地址访问这些寄存器,如表 5 所示。

表 5 寄存器地址映射的位内容

	В7	В6	B5	B4	В3	В2	B1	В0
Reg. 00	SCPReset	LRCM	DACMCLK	SameFs	SeqEn	EnRef	VMIDS	SEL
Reg.			LPVcmMod	LPVrefBuf	PdnAna	Pdnlbiasgen	VrefrLo	PdnVrefbuf

第02条	adc_DigPDN	dac_DigPDN	adc_stm_rst	dac_stm_rst	ADCDLL_PDN	DACDLL_PDN	adcVref_PDN	dacVref_PDN	
第 03 条	PdnAINL	PdnAINR	PdnADCL	PdnADCR	PdnMICB	PdnADCBiasgen	FlashLP	int1LP	
第 04 条	PdnDACL	PdnDACR	LOUT1	路由 1	LOUT2	ROUT2			
第 05 条	LPDACL	LPDACR	LPLOUT1		LPLOUT2				
条例 06	LPPGA	LPLMIX					LPADCvrp	LPDACvrp	
Reg. 07			I	1	VSEL		1		
Reg.	海安会	MCLKDIV2	BCLK_INV			BCLKDIV			
Reg.		话筒放	女大器	1		话筒放力	大器		
第 10 条	林骞	塞尔	林劉	塞尔	DSSEL	DSR			
第 11 条	DS			MONO	MIX	TRI			
第 12 条	DAT	SEL	ADCLRP		ADCWL		ADCFOR	RMAT	
第 13 条			ADCFsMode			ADCFsRatio			
第14条	ADC_invL	ADC_invR	ADC_HPF_L	ADC_HPF_R					
第15条	ADCRampRate	ADCSoftRamp		ADCLeR	ADCM 静音				
第 16 条				LADO	CVOL				
第 17 条				RADO	CVOL				
第 18 条	ALC	SEL		MAXGAIN			MINGAIN		
第 19 条		ALC	LVL				ALCHLD		
第 20 条		ALC	DCY			ALCA	ГК		
第 21 条	ALCMODE	ALCZC	TIME_OUT		WIN_SIZE				
第 22 条			NGTH			NGO	NGAT		
第 23 条	DACLRSWAP	DACLRP	DACWL			DACFORM			
第 24 条			DACFsMode		DACFsRatio				
第 25 条	DACRamp	Rate	DACSoftRamp		DACLeR	DACMute			
第 26 条				DACVolumeL	(LDACVOL)				
第 27 条				DACVolumeF	R (RDACVOL)				
第 28 条	去加重模式		DAC_invL	DAC_invR	点击免费				
第 29 条	零升	ZeroR	单声道		SE		Vpp_se	cale	
第 30 条					搁板_a	n[29:24]			
第 31 条				搁板_a	[23:16]				
第 32 条				搁板_a	a[15:8]				
第 33 条				搁板_	a[7:0]				
第 34 条					搁板_t	[29:24]			
第 35 条	搁板_b[23:16]								
第 36 条									
第 37 条	搁板_b[7:0]								
第 38 条	LMIXSEL RMIXSEL								
第 39 条	LD2LO	LI2LO		LI2LOVOL					
Reg.									
第 41 条									
第 42 条	RD2RO	RI2RO		RI2ROVOL					

第43条	slrck	Lrck_sel	偏移量	mclk_dis	Adc_dll_pwd	Dac_dll_pwd		
第44条				胶	ED			
第 45 条				VROI				
第 46 条					LOUT1VOL			
第47条					ROUT1VOL			
第 48 条					LOUT2VOL			
第49条					ROUT2VOL			
第 50 条								
第 51 条	hpLout1_ref1	hpLout1_ref2						
第 52 条	spkLout2_ref1	spkLout2_ref2			mixer_ref1	mixer_ref2	MREF1	MREF2

6.1 芯片控制和电源 er 管理

6.1.1 寄存器 0 - 芯片控制 1, Def ault 0000 0110

位名称	位	说明
SCPReset	7	0 - 正常 (默认)
		1 - 将控制端口寄存器重置为默认值
LRCM	6	0 - 当两个 ADC 均禁用时,ALRCK 禁用;当两个 DAC 均禁用时,DLRCK 禁用(默认值)
		1 - 当所有 ADC 和 DAC 禁用时,ALRCK 和 DLRCK 被禁用
DACMCLK	5	0 - 当 SameFs=1 时,ADCMCLK 为芯片主时钟源(默认值)
		1 - SameFs=1 时,DACMCLK 是芯片主时钟源
SameFs	4	0 - ADC Fs 与 DAC Fs 不同(默认值)
		1 - ADC Fs 与 DAC Fs 相同
SeqEn	3	0 - 禁用内部电源启动/关闭顺序(默认值)
		1 - 启用内部电源启动/关闭顺序
EnRef	2	0 - 禁用引用
		1 - 启用引用(默认)
VMIDSEL	1:0	00 - 禁用 Vmid
		01 - 启用 50 kΩ 分压器
		10 - 启用 500 kΩ 分压器(默认)
		11 - 启用 5 kΩ 分压器

6.1.2 寄存器 1 - 芯片控制 2,默认 0101 1100

位名称	位	说明
LPVcmMod	5	0 - 正常(默认值)
		1 - 低功率
LPVrefBuf	4	0 - 正常
		1 - 低功率(默认)
PdnAna	3	0 - 正常

修订版 5.0 15 2018年7月

			1 - 整个模拟断电(默认值)
Pdnlbiasger	1	2	0 - 正常

修订版 5.0 16 2018年7月

		1 - ibiasgen 关机(默认值)
VrefLo	1	0 - 正常(默认值)
		1 - 低功率
PdnVrefbuf	0	0 - 正常 (默认值)
		1 - 关闭电源

6.1.3 Regist er 2 - 芯片电源管理,默认值 1100 0011

位名称	位	说明
adc_DigPDN	7	0 - 正常
		1 - 重置 ADC DEM、滤波器和串行数据端口(默认值)
dac_DigPDN	6	0 - 正常
		1 - 重置 DAC DSM、DEM、滤波器和串行数据端口(默认值)
adc_stm_rst	5	0 - 正常 (默认)
		1 - 将 ADC 状态机重置为断电状态
dac_stm_rst	4	0 - 正常 (默认)
		1 - 将 DAC 状态机重置为断电状态
ADCDLL_PDN	3	0 - 正常 (默认)
		1 - ADC_DLL 关闭电源,停止 ADC 时钟
DACDLL_PDN	2	0 - 正常 (默认)
		1 - DAC DLL,停止 DAC 时钟
adcVref_PDN	1	0 - ADC 模拟基准上电
		1 - ADC 模拟基准掉电(默认值)
dacVref_PDN	0	0 - DAC 模拟基准上电
		1 - DAC 模拟基准掉电(默认值)

6.1.4 寄存器 3 - ADC 电源管理,默认值 1111 1100

位名称	位	说明
PdnAINL	7	0 - 正常
		1 - 左模拟输入断电(默认)
PdnAINR	6	0 - 正常
		1 - 右模拟输入断电(默认)
PdnADCL	5	0 - 左侧 ADC 启动
		1 - 左侧 ADC 关机(默认)
PdnADCR	4	0 - 右侧 ADC 启动
		1 - 右侧 ADC 关机(默认)
PdnMICB	3	0 - 打开麦克风偏置电源
		1 - 麦克风偏置掉电(高阻抗输出,默认值)
PdnADCBiasgen	2	0 - 正常
		1 - 关机(默认)

修订版 5.0 17 2018年7月

FlashLP	1	0 - 正常 (默认)
		1 - 闪存 ADC 低功耗
int1LP	0	0 - 正常 (默认)
		1 - int1 低功率

修订版 5.0 18 2018年7月

6.1.5 寄存器 4 - DAC 电源管理,默认 1100 0000

位名称	位	说明
PdnDACL	7	0 - 左侧 DAC 启动
		1 - 左侧 DAC 关机(默认)
PdnDACR	6	0 - 右侧 DAC 启动
		1 - 右侧 DAC 关机(默认)
LOUT1	5	0 - LOUT1 已禁用(默认)
		1 - LOUT1 已启用
路由 1	4	0 - ROUT1 已禁用(默认)
		1 - ROUT1 已启用
LOUT2	3	0 - LOUT2 禁用(默认)
		1 - LOUT2 已启用
ROUT2	2	0 - ROUT2 已禁用(默认)
		1 - ROUT2 已启用

6.1.6 寄存器 5 - 芯片低功耗 1, Def ault 0000 0000

位名称	位	说明
LPDACL	7	0 - 正常 (默认)
		1 - 低功率
LPDACR	6	0 - 正常 (默认)
		1 - 低功率
LPLOUT1	5	0 - 正常 (默认)
		1 - 低功率
LPLOUT2	3	0 - 正常(默认)
		1 - 低功率

6.1.7 寄存器 6 - 芯片低功耗 2, 默认 0000 0000

位名称	位	说明
LPPGA	7	0 - 正常 (默认)
		1 - 低功率
LPLMIX	6	0 - 正常 (默认)
		1 - 低功率
LPADCvrp	1	0 - 正常(默认)
		1 - 低功率
LPDACvrp	0	0 - 正常 (默认)
		1 - 低功率

6.1.8 寄存器 7 - 模拟电压管理,默认 0111 1100

位名称	位	说明
	ı .—	*****

修订版 5.0 19 2018年7月

VSEL	6:0	1111100 - 正常(默认)
------	-----	------------------

6.1.9 寄存器 8 - 主模式控制,默认值 1000 0000

位名称	位	说明
海安会	7	0 - 从串行端口模式
		 1 - 主串行端口模式(默认)
MCLKDIV2	6	0 - MCLK 不分频(默认)
		1 - MCLK 除以 2
BCLK_INV	5	0 - 正常(默认)
_		
BCLKDIV	4:0	1 - BCLK 反相
BOLKDIV	4.0	00000 - 主模式 BCLK 根据时钟表自动生成(默认) 00001 - MCLK/1
		00010 - MCLK/2
		00011 - MCLK/3
		00100 - MCLK/4
		00101 - MCLK/6
		00110 - MCLK/8
		00111 - MCLK/9
		01000 - mclk/11
		01001 - mclk/12
		01010 - mclk/16
		01011 - mclk/18
		01100 - mclk/22
		01101 - mclk/24
		01110 - MCLK/33
		01111 - mclk/36
		10000 - mclk/44
		10001 - mclk/48
		10010 - mclk/66
		10011 - mclk/72
		10100 - MCLK/5 10101 - mclk/10
		10101 - Indik/10
		10110 - Indix 13
		11000 - mclk/20
		11001 - mclk/25
		11010 - mclk/30
		11011 - mclk/32
		11100 - mclk/34
		其他 - MCLK/4

6.2 ADC 控制

6.2.1 寄存器 9 - ADC 控制 1,默认 0000 0000

修订版 5.0 21 2018年7月

位名称	位	说明
IXTITY	111	MC-73

修订版 5.0 22 2018年7月

话筒放大器	7:4	左声道 PGA 增益 0000 - 0 dB(
		默认值)
		0001 - +3 分贝
		0010 - +6 分贝
		0011 - +9 分贝
		0100 - +12 分贝
		0101 - +15 分贝
		0110 - +18 分贝
		0111 - +21 分贝
		1000 - +24 分贝
话筒放大器	3:0	右声道 PGA 增益 0000 - 0dB(默
		认)0001 - +3 dB
		0010 - +6 分贝
		0011 - +9 分贝
		0100 - +12 分贝
		0101 - +15 分贝
		0110 - +18 分贝
		0111 - +21 分贝
		1000 - +24 分贝

6.2.2 寄存器 10 - ADC 控制 2,默认 0000 0000

位名称	位	说明
林塞尔	7:6	左声道输入选择 00 - LINPUT1(
		默认)01 - LINPUT2
		10 - 矜持
		11 - L-R 差分(由 DS 选择 LINPUT1-RINPUT1 或 LIN PUT2-RINPUT2)
林塞尔	5:4	右声道输入选择 00 - RINPUT1(
		默认)01 - RINPUT2
		10 - 矜持
		11 - L-R 差分(LINPUT1-RINPUT1 或 LINPUT2-RINPUT2,由 DS 选择)
DSSEL	3	0 - 使用一个 DS Reg11[7](默认值)
		1 - DSL=Reg11[7], DSR=Reg10[2]
DSR	2	差分输入选择
		0 - LINPUT1-RINPUT1 (默认设置)
		1 - linput2-rinput2

6.2.3 寄存器 11 - ADC 控制 3,默认 0000 0010

/4 for the	,_	War.
位名称	位	说明

修订版 5.0 23 2018年7月

DS	7	差分输入选择
		0 - LINPUT1-RINPUT1(默认值)

		1 - linput2-rinput2
MONOMIX	4:3	00 - 立体声(默认)
		01 - 模拟单声道混音至左 ADC
		10 - 模拟单声道混音至右侧 ADC
		11 - 矜持
TRI	2	0 - ASDOUT 为 ADC 正常输出(默认值)
		1 - ASDOUT 为三态,ALRCK、DLRCK 和 SCLK 为输入端

6.2.4 寄存器 12 - ADC 控制 4,默认 0000 0000

位名称	位	说明
DATSEL	7:6	00 - 左数据 = 左 ADC,右数据 = 右 ADC 01 - 左数据 = 左 ADC,
		右数据 = 左 ADC
		10 - 左数据= 右 ADC,右数据= 右 ADC
		11 - 左侧数据= 右侧 ADC,右侧数据= 左侧 ADC
ADCLRP	5	I2S,左对齐或右对齐模式:
		0 - 左右正常极性
		1 - 左右反极性 DSP/PCM 模式:
		0 - MSB 在 ALRCK 上升沿之后的第二个 BCLK 上升沿可用
		1 - 在 ALRCK 上升沿后的第一个 BCLK 上升沿时提供 MSB
ADCWL	4:2	000 - 24 位串行音频数据字长 001 - 20 位串行音频数据
		字长 010 - 18 位串行音频数据字长 011 - 16 位串行音频
		数据字长
		100 - 32 位串行音频数据字长
ADCFORMAT	1:0	00 - I2S 串行音频数据格式
		01 - 左对齐串行音频数据格式
		10 - 右对正串行音频数据格式
		11 - DSP/PCM 模式串行音频数据格式

6.2.5 寄存器 13 - ADC 控制 5,默认 0000 0110

位名称	位	说明
ADCFsMode	5	0 - 单速模式(默认)
		1 - 双速模式
ADCFsRatio	4:0	主模式 ADC MCLK 与采样频率比

修订版 5.0 25 2018年7月

00000 - 128	10000 - 125
00001 - 192	10001 - 136
00010 - 256	10010 - 250
00011 - 384	10011 - 272
00100 - 512	10100 - 375
00101 - 576	10101 - 500
00110 - 768(默认值)	10110 - 544
00111 - 1024	10111 - 750
01000 - 1152	11000 - 1000
01001 - 1408	11001 - 1088
01010 - 1536	11010 - 1496
01011 - 2112	11011 - 1500
01100 - 2304	
其他 - 保留	

6.2.6 寄存器 14 - ADC 控制 6, Def ault 0011 0000

位名称	位	说明
ADC_invL	7	0 - 正常 (默认)
		1 - 左声道极性反转
ADC_invR	6	0 - 正常 (默认)
		1 - 右声道极性反转
ADC_HPF_L	5	0 - 禁用 ADC 左声道高通滤波器
		1 - 启用 ADC 左声道高通滤波器(默认值)
ADC_HPF_R	4	0 - 禁用 ADC 右声道高通滤波器
		1 - 启用 ADC 右声道高通滤波器(默认值)

6.2.7 寄存器 15 - ADC 控制 7,默认 0010 0000

位名称	位	说明
ADCRampRate	7:6	00 - 每 4 LRCK 数字音量控制斜率 0.5 dB(默认) 01 - 每 8 LRCK 数字音量控制斜率
		0.5 dB
		10 - 每 16 LRCK 数字音量控制斜率 0.5 dB
		11 - 每 32 LRCK 数字音量控制斜率 0.5 dB
ADCSoftRamp	5	0 - 禁用数字音量控制软斜坡
		1 - 已启用数字音量控制软斜坡(默认)
ADCLeR	3	0 - 正常 (默认)
		1 - 双通道增益控制由 ADC 左增益控制寄存器设置
ADCM 静音	2	0 - 正常 (默认)
		1 - 静音 ADC 数字输出

6.2.8 寄存器 16 - ADC 控制 8, 默认值 1100 0000

位名称

修订版 5.0 26 2018年7月

LADCVOL	7:0	数字音量控制以 0.5 dB 的增量衰减信号,从 0 到 -96 dB。
		00000000 - 0 分贝

00000001 - 0.5 分贝	
000000101 分贝	
1100000096 dB(默认值)	

6.2.9 R 寄存器 17 - ADC 控制 9,默认值 1100 0000

位名称	位	说明
RADCVOL	7:0	数字音量控制以 0.5 dB 为增量,从 0 到 -96 dB 衰减信号。00000000 - 0 分贝
		00000001 - 0.5 分贝
		000000101 分贝
		
		1100000096 dB(默认值)

6.2.10 寄存器 18 - ADC 控制 10、D 故障 0011 1000

位名称	位	说明
ALCSEL	7:6	00 - ALC 关闭
		01 - 仅 ALC 右声道
		10 - 仅 ALC 左声道
		11 - ALC 立体声
MAXGAIN	5:3	设置 PGA 的最大增益 0006.5 dB
		0010.5 分贝
		010 - 5.5 分贝
		011 - 11.5 分贝
		100 - 17.5 分贝
		101 - 23.5 分贝
		110 - 29.5 分贝
		111 - 35.5 分贝
MINGAIN	2:0	设置 PGA 的最小增益 00012 dB
		0016 dB
		010 - 0 分贝
		011 - +6 分贝
		100 - +12 分贝
		101 - +18 分贝
		110 - +24 分贝
		111 - +30 分贝

6.2.11 寄存器 19 - ADC 控制 11, 默认 1011 0000

		NAME OF THE PARTY
│位名称	位	说明
1277170	1 124	WL73

修订版 5.0 28 2018年7月

ALCLVL	7:4	ALC 目标
		000016.5 dB

修订版 5.0 29 2018年7月

		000115 dB
		001013.5 dB
		01116 分贝
		10004.5 分贝
		1001 - 3 分贝
		1010-11111.5 分贝
ALCHLD	3:0	增益增加前的 ALC 保持时间
		0000 - 0ms
		0001 - 2.67ms
		0010 - 5.33ms
		(每走一步时间加倍)
		1001 - 0.68s
		1010 或更高 - 1.36 秒

6.2.12 寄存器 20 - ADC 控制 12,定义 ault 0011 0010

位名称	位	说明
ALCDCY	7:4	ALC 衰减(增益上升)时间,ALC 模式/限幅器:0000 - 410 us/90.8 us
		0001 - 820 us/182us
		0010 - 1.64 ms/363us
		(每一步时间加倍) 1001 - 210 毫秒/46.5 毫
		秒
		1010 或更高 - 420 毫秒/93 毫秒
ALCATK	3:0	ALC 攻击(增益斜坡下降)时间,ALC 模式/限幅器:0000 - 104 us/22.7 us
		0001 - 208 US/45.4 US
		0010 - 416 US/90.8 US
		(时间每) 1001 - 53.2 毫秒/11.6 毫秒
		1010 或更高 - 106 毫秒/23.2 毫秒

修订版 5.0 30 2018年7月

6.2.13 寄存器 21 - ADC 控制 13, 默认 0000 0110

位名称	位	说明
ALCMODE	7	确定 ALC 运行模式:
		0 - ALC 模式(正常运行)
		1 - 限幅器模式。
ALCZC	6	ALC 采用零交叉检测电路。
		0 - 禁用(建议)
		1 - 以便
TIME_OUT	5	零交叉超时
		0 - 禁用(默认)
		1 - 以便
WIN_SIZE	4:0	峰值检波器的窗口大小,将窗口大小设置为 N*16 个采样点
		00110 - 96 个样本(默认值)
		00111 - 102 样品
		11111 - 496 样本

6.2.14 寄存器 22 - ADC 控制 14, 默认 0000 0000

位名称	位	说明
NGTH	7:3	噪声门阈值 0000076.5 dBFS
		0000175 dBFS
		1111031.5 dBFS
		1111130 dBFS
NGG	2:1	噪声门类型
		x0 - PGA 增益保持不变 01 - ADC 输出
		静音
		11 - 保留
NGAT	0	启用噪声门功能
		0 - 禁用
		1 - 启用

6.3 DAC 控制

6.3.1 寄存器 23 - DAC 控制 1,默认 0000 0000

位名称	位	说明]
DACLRSWAP	7	0 - 正常]
		 1 - 左右声道数据交换	

修订版 5.0 31 2018年7月

DACLRP	6	I2S,左对齐或右对齐模式:
		0 - 左右正常极性
		1 - 左右反极性

	1	
		DSP/PCM 模式
		0 - MSB 在 ALRCK 上升沿之后的第二个 BCLK 上升沿可用
		1 - 在 ALRCK 上升沿之后的第一个 BCLK 上升沿可用 MSBLRCK 极性
DACWL	5:3	000 - 24 位串行音频数据字长 001 - 20 位串行音频数据
		字长 010 - 18 位串行音频数据字长 011 - 16 位串行音频
		数据字长
		100 - 32 位串行音频数据字长
DACFORMAT	2:1	00 - I2S 串行音频数据格式
		01 - 左对齐串行音频数据格式
		10 - 右对正串行音频数据格式
		11 - DSP/PCM 模式串行音频数据格式

6.3.2 寄存器 24 - DAC 控制 2, 默认值 0000 0110

位名称	位	说明	
DACFsMode	5	0 - 单速模式(默认)	
		1 - 双速模式	
DACFsRatio	4:0	主模式 DAC MCLK 与采样频率比	
		00000 - 128;	10000 - 125;
		00001 - 192;	10001 - 136;
		00010 - 256;	10010 - 250;
		00011 - 384;	10011 - 272;
		00100 - 512;	10100 - 375;
		00101 - 576;	10101 - 500;
		00110 - 768; (默认值)	10110 - 544;
		00111 - 1024;	10111 - 750;
		01000 - 1152;	11000 - 1000;
		01001 - 1408;	11001 - 1088;
		01010 - 1536;	11010 - 1496;
		01011 - 2112;	11011 - 1500;
		01100 - 2304;	
		其他 - 保留。	

6.3.3 寄存器 25 - DAC 控制 3,默认 0010 0010

位名称	位	说明
DACRampRate	7:6	00 - 每 4 LRCK 数字音量控制斜率 0.5 dB(默认) 01 - 每 32 LRCK 数字音量控制斜率
		0.5 dB
		10 - 每 64 LRCK 数字音量控制斜率 0.5 dB
		11 - 每 128 LRCK 数字音量控制斜率 0.5 dB
DACSoftRamp	5	0 - 禁用数字音量控制软斜坡
		1 - 已启用数字音量控制软斜坡(默认)

修订版 5.0 33 2018年7月

DACLeR	3	0 - 正常(默认)
		1 - 双通道增益控制由 DAC 左增益控制寄存器设置

DACMute	2	0 - 正常(默认)
		1 - 静音两个通道的模拟输出

6.3.4 寄存器 26 - DAC 控制 4, 默认值 1100 0000

位名称	位	说明
LDACVOL	7:0	数字音量控制以 0.5 dB 为增量,从 0 到 -96 dB 衰减信号。00000000 - 0 分贝
		00000001 - 0.5 分贝
		000000101 分贝
		1100000096 dB(默认值)

6.3.5 寄存器 27 - DAC 控制 I 5, 默认 1100 0000

位名称	位	说明
RDACVOL	7:0	数字音量控制以 0.5 dB 为增量,从 0 到 -96 dB 衰减信号。00000000 - 0 分贝
		00000001 - 0.5 分贝
		000000101 分贝
		
		1100000096 dB(默认值)

6.3.6 寄存器 28 - DAC 控制 6,默认 0000 1000

位名称	位	说明
去加重模式(DEEMP)	7:6	00 - 已禁用去加重频率(默认值)
		01 - 32 KHz 单速 模式下的去加重频率
		10 - 单速模式下 44.1 KHz 去加重频率
		11 - 单速模式下 48 KHz 去加重频率
DAC_invL	5	0 - 正常 DAC 左声道模拟输出,无相位反转(默认值)
		1 - 正常 DAC 左声道模拟输出 180 度相位反转
DAC_invR	4	0 - 正常 DAC 右声道模拟输出,无相位反转(默认值)
		1 - 正常 DAC 右模拟输出 180 度相位反转
点击免费	3	0 - 禁用数字点击自由上下电
		1 - 启用数字点击自由上下电(默认值)

6.3.7 寄存器 29 - DAC 控制 7,默认 0000 0000

位名称	位	说明
零升	7	0 - 正常(默认值)
		1 - 将左声道 DAC 输出全部设置为零
ZeroR	6	0 - 正常(默认值)
		1 - 设置右声道 DAC 输出全部为零

修订版 5.0 35 2018年7月

单声道	5	0 - 立体声(默认)
		1- 单声道(L+R)/2 进入 DACL 和 DACR
SE	4:2	SE 强度

修订版 5.0 36 2018年7月

		000 - 0(默认值)
		111 -
		7
Vpp_scale	1:0	00 - Vpp 设置为 3.5V(0.7 调制指数)(默认) 01 - Vpp 设置为 4.0V
		10 - Vpp 设置为 3.0V
		11 - Vpp 设置为 2.5V

6.3.8 寄存器 30 - DAC 控制 8,默认 0001 1111

位名称	位	说明
搁板_a[29:24]	5:0	用于搁架滤波器的 30 位系数
		默认值为 {5'h0f、5'h1f、5'h0f、5'h1f、'h0f、5'h1f}。

6.3.9 寄存器 31 - DAC 控制 9, 默认值 1111 0111

位名称	位	说明
搁板_a[23:16]	7:0	用于搁架滤波器的 30 位系数
		默认值为 {5'h0f、5'h1f、5'h0f、5'h1f、'h0f、5'h1f}。

6.3.10 寄存器 32 - DAC 控制 10, 默认值 1111 1101

位名称	位	说明
搁板_a[15:8]	7:0	用于搁架滤波器的 30 位系数
		默认值为 {5'h0f、5'h1f、5'h0f、5'h1f、'h0f、5'h1f}。

6.3.11 寄存器 33 - DAC 控制 11, 默认值 1111 1111

位名称	位	说明
搁板_a[7:0]	7:0	用于搁架滤波器的 30 位系数
		默认值为 {5'h0f、5'h1f、5'h0f、5'h1f、'h0f、5'h1f}。

6.3.12 寄存器 34 - DAC 控制 12, 默认 0001 1111

位名称	位	说明
搁板_b[29:24]	5:0	用于搁架滤波器的 30 位系数
		默认值为 {5'h0f、5'h1f、5'h0f、5'h1f、'h0f、5'h1f}。

6.3.13 寄存器 35 - DAC 控制 13, 默认值 1111 0111

位名称	位	说明
搁板_b[23:16]	7:0	用于搁架滤波器的 30 位系数
		默认值为 {5'h0f、5'h1f、5'h0f、5'h1f、'h0f、5'h1f}。

6.3.14 寄存器 36 - DAC 控制 14, 默认值 1111 1101

11 5-56		
位名称	位	说明

修订版 5.0 37 2018年7月

搁板_b[15:8]	7:0	用于搁架滤波器的 30 位系数
		默认值为 {5'h0f、5'h1f、5'h0f、5'h1f、'h0f、5'h1f}。

修订版 5.0 38 2018年7月

6.3.15 寄存器 37 - DAC 控制 15, 默认值 1111 1111

位名称	位	说明
搁板_b[7:0]	7:0	用于搁架滤波器的 30 位系数
		 默认值为 {5'h0f、5'h1f、5'h0f、5'h1f、'h0f、5'h1f}。

6.3.16 R 寄存器 38 - DAC 控制 16, 默认 0000 0000

位名称	位	说明
LMIXSEL	5:3	输出混合的左输入选择 000 - LIN1(默
		认值)
		001 - LIN2
		010 - 保留
		011 - 左 ADC 输入(在话筒放大器之后)
RMIXSEL	2:0	输出混音的右输入选择 000 - RIN1(默认值)
		001 - RIN2
		010 - 保留
		011 - 右 ADC 输入(在话筒放大器之后)

6.3.17 寄存器 39 - DAC 控制 17, 默认 0011 1000

位名称	位	说明
LD2LO	7	0 - 禁用左 DAC 至左混音器(默认值)
		1 - 启用左 DAC 至左混频器
LI2LO	6	0 - 禁用左混音器的 LIN 信号(默认值)
		1 - LIN 信号至左混频器启用
LI2LOVOL	5:3	LIN 信号至左混频器增益 000 - 6 dB
		001 - 3 分贝
		010 - 0 分贝
		0113 分贝
		1006 dB
		1019 分贝
		11012 分贝
		11115 dB(默认值)

6.3.18 寄存器 40 - DAC 控制 18, 默认 0010 1000

位名称 位 说明

6.3.19 寄存器 41 - DAC 控制 19, 默认 0010 1000

ı			
	位夕称	位	说明
- 1	121日179	1111	(M ^P)

6.3.20 寄存器 42 - DAC 控制 20, 默认 0011 1000

修订版 5.0 39 2018年7月

位名称	位	说明
RD2RO	7	0 - 禁用右 DAC 至右混频器(默认值)

		1 - 启用右 DAC 至右混频器
RI2RO	6	0 - 禁用右混音器的 RIN 信号(默认值)
		1 - 启用 RIN 信号至右混频器
RI2ROVOL	5:3	RIN 信号到右混音器增益 000 - 6 dB
		001 - 3 分贝
		010 - 0 分贝
		0113 分贝
		1006 dB
		1019 分贝
		11012 分贝
		11115 dB(默认值)

6.3.21 寄存器 43 - DAC 控制 21, 默认 0000 0000

位名称	位	说明
slrck	7	0 - DACLRC 和 ADCLRC 分离(默认值)
		1 - DACLRC 和 ADCLRC 相同
lrck_sel	6	主模式,如果 slrck= 1,则
		0 - 使用 DAC LRCK(默认)
		1 - 使用 ADC LRCK
偏移量	5	0 - 禁用偏移(默认)
		1 - 启用偏移量
mclk_dis	4	0 - 正常 (默认)
		1 - 禁用来自 PAD 的 MCLK 输入
adc_dll_pwd	3	0 - 正常 (默认)
		1 - ADC DLL 断电
dac_dll_pwd	2	0 - 正常 (默认)
		1 - DAC DLL 断电

6.3.22 寄存器 44 - DAC 控制 22, 默认 0000 0000

位名称	位	说明
胶印	7:0	直流偏移

6.3.23 寄存器 45 - DAC 控制 23, 默认 0000 0000

位名称	位	说明
VROI	4	0 - 1.5k VREF 至模拟输出电阻(默认值)
		1 - 40k VREF 至模拟输出电阻

6.3.24 寄存器 46 - DAC 控制 24, 默认 0000 0000

位名称	位	说明
121名 147	1 <u>\u</u>	沉明

修订版 5.0 41 2018年7月

LOUT1VOL	5:0	LOUT1 音量
		000000 - 45 分贝(默认) 000001
		- 43.5 分贝

00001042 分贝
011110 - 0 分贝
011111-1.5分贝
100001 - 4.5 分贝

6.3.25 寄存器 47 - DAC 控制 25, 默认 0000 0000

位名称	位	说明
ROUT1VOL	5:0	ROUT1 音量
		000000 - 45 分贝(默认) 000001 - 43.5
		分贝
		00001042 分贝
		011110 - 0 分贝
		011111 - 1.5 分贝
		100001 - 4.5 分贝

6.3.26 寄存器 48 - DAC 控制 26, 默认 0000 0000

位名称	位	说明
LOUT2VOL	5:0	LOUT2 音量
		000000 - 45 分贝(默认) 000001 - 43.5
		分贝
		00001042 分贝
		011110-0分贝
		011111-1.5分贝
		100001 - 4.5 分贝

6.3.27 寄存器 49 - DAC 控制 27, 默认 0000 0000

位名称	位 说明	
-----	------	--

修订版 5.0 43 2018年7月

ROUT2VOL	5:0	ROUT2 音量
		000000 - 45 分贝(默认) 000001
		- 43.5 分贝
		00001042 分贝
		011110-0分贝
		011111 - 1.5 分贝
		100001 - 4.5 分贝

修订版 5.0 44 2018年7月

6.3.28 寄存器 50 - DAC 控制 28, 默认 0000 0000

位名称	位	说明

6.3.29 寄存器 51 - DAC 控制 29, 默认值 1010 1010

位名称	位	说明
hpLout1_ref1	7	保留
hpLout1_ref2	6	保留

6.3.30 寄存器 52 - DAC 控制 30, 默认值 1010 1010

位名称	位	说明
spkLout2_ref1	7	保留
spkLout2_ref2	6	保留
mixer_ref1	3	保留
mixer_ref2	2	保留
MREF1	1	保留
MREF2	0	保留

7 数字音频接口

该器件通过 LRCK、SCLK 和 SDIN/SDOUT 引脚为 DAC 的输入或 ADC 的输出提供四种格式的串行音频 o 数据接口。这四种格式分别是 I²S、左对齐、右对齐和 DSP/PCM 模式。DAC 输入 DSDIN 在 DSCLK 上升沿时由 ES8388 采样。ADC 数据通过 ASDOUT 输出,并在 ASCLK 下降沿发生变化。SDATA(SDIN/SDOUT)、SCLK 和 LRCK 与三种格式的关系如图 3 至图 7 所示。




图 3 I2S 串行音频数据格式,最高 24 位




图 4 最多达 24 位的左对齐串行音频数据格式

修订版 5.0 45 2018年7月




图 5 最多达 24 位的右对齐串行音频数据格式




图 6 DSP/PCM 模式 A




图 7 DSP/PCM 模式 B

8 电气特性

8.1 绝对最大额定值

在这些条件下或超出这些条件持续运行可能会永久损坏设备。

参数	MIN	最大
模拟电源电压电平	-0.3V	+5.0V
数字电源电压电平	-0.3V	+5.0V
输入电压范围	DGND-0.3V	DVDD+0.3V
工作温度范围	-40°C	+85°C
存储温度	-65°C	+150°C

修订版 5.0 46 2018年7月

8.2 建议的运行条件

参数	MIN	TYP	最大	单元
模拟电源电压电平	1.7	3.3	3.6	V
数字电源电压电平	1.5	1.8	3.6	V

8.3 ADC 模拟和滤波器特性与规格

除非另有说明,否则测试条件如下: AVDD=+3.3V, DVDD=+1.8V, AGND=0V, DGND=0V, 环境温度 温度=+25°C,Fs=48 KHz、96 KHz 或 192 KHz,MCLK/LRCK=256。

参数	MIN	TYP	最大	单元
ADC 性能				
动态范围(注 1)	85	95	98	分贝
THD+N	-88	-85	-75	分贝
通道分离(1 千赫兹)	80	85	90	分贝
信噪比	85	95	98	分贝
通道间增益失配		0.1		分贝
增益误差			±5	%
滤波器频率响应 - 单速			·	
通带	0		0.4535	Fs
停止带	0.5465			Fs
通带波纹			±0.05	分贝
阻带衰减	50			分贝
滤波器频率响应 - 双速				
通带	0		0.4167	Fs
停止带	0.5833			Fs
通带波纹			±0.005	分贝
阻带衰减	50			分贝
模拟输入				
满刻度输入电平		AVDD/3.3		Vrms
输入阻抗		20		ΚΩ
				

备注

8.4 DAC 模拟和滤波器特性与规格

除非另有说明,否则测试条件如下: AVDD=+3.3V, DVDD=+1.8V, AGND=0V, DGND=0V, 环境温度 温度=+25°C,Fs=48 KHz、96 KHz 或 192 KHz,MCLK/LRCK=256。

参数	MIN	TYP	最大	单元
DAC 性能				
动态范围(注释 1)	83	96	98	分贝
THD+N	-85	-83	-75	分贝

^{1.}该值使用 A 加权滤波器测量。

信噪比	83	96	98	分贝
通道间增益失配		0.05		分贝
滤波器频率响应 - 单速				
通带	0		0.4535	Fs
停止带	0.5465			Fs
通带波纹			±0.05	分贝
阻带衰减	40			分贝
滤波器频率响应 - 双速				
通带	0		0.4167	Fs
停止带	0.5833			Fs
通带波纹			±0.005	分贝
阻带衰减	40			分贝
1 KHz 时的去加重误差(仅限单速模式)				
Fs = 32KHz Fs=			0.002	分贝
44.1KHz			0.013	
Fs= 48KHz			0.0009	
模拟输出			1	ı
满刻度输出电平		AVDD/3.3		Vrms

备注

1.该值使用 A 加权滤波器测量。

8.5 功耗特性

参数	MIN	TYP	最大	单元
正常运行模式				
DVDD=1.8V, PVDD=1.8V, AVDD=1.8V:				毫瓦
回放		7		
回放和录制		16		
DVDD=3.3V, PVDD=3.3V, AVDD=3.3V:				
回放		31		
回放和录制		59		
断电模式				
DVDD=1.8V, PVDD=1.8V, AVDD=1.8V		0.3		毫瓦
DVDD=3.3V, PVDD=3.3V, AVDD=3.3V		1.9		

8.6 串行音频端口切换规格

参数	符号	MIN	最大	单元
MCLK 频率			51.2	兆赫
MCLK 占空比		40	60	%
LRCK 频率			200	千赫兹
LRCK 占空比		40	60	%
SCLK 频率			26	兆赫

低 SCLK 脉冲宽度	TSCLKL	15	ns
SCLK 高脉冲宽度	TSCLKH	15	ns

SCLK 下降至 LRCK 边沿	TSLR	- 10	10	ns
SCLK 下降至 SDOUT 有效	TSDO	0		ns
SDIN 有效至 SCLK 上升设置时间	TSDIS	10		ns
SCLK 上升至 SDIN 保持时间	TSDIH	10		ns





图 8 串行音频端口时序


8.7 串行控制端口切换规格

参数	符号	MIN	最大	单元
SPI 模式				
SPI_CLK 时钟频率			10	兆赫
SPI_CLK 边沿至 SPI_CSn 下降	TSPICS	5		ns
SPI_CSn 传输之间的高电平时间	TSPISH	500		ns
SPI_CSn 下降至 SPI_CLK 边沿	TSPISC	10		ns
SPI_CLK 低电平时间	TSPICL	45		ns
SPI_CLK 高电平时间	TSPICH	45		ns
SPI_DIN 至 SPI_CLK 上升设置时间	TSPIDS	10		ns
SPI_CLK 上升至数据保持时间	TSPIDH	15		ns
双线模式	·			
SCL 时钟频率	FSCL		400	千赫兹
总线传输之间的空闲时间	TTWID	1.3		我们
启动条件保持时间	TTWSTH	0.6		我们
时钟低电平时间	TTWCL	1.3		我们
时钟高电平时间	TTWCH	0.4		我们
重复启动条件的设置时间	TTWSTS	0.6		我们
从 SCL 下降开始的 SDA 保持时间	TTWDH		900	ns
到 SCL 上升的 SDA 设置时间	TTWDS	100		ns
SCL 上升时间	TTWR		300	ns
下降时间 SCL	TTWF		300	ns




9 包装信息


QFNWB4×4-28L-A (PO. 45TO. 75/O. 85)PACKAGE OUTLINE DIMENSIONS



TOP VIEW



BOTTOM VIEW



SIDE VIEW

Cumphel	Dimensions In Millimeters		Dimensions In Inches		
Symbol	Min.	Max.	Min.	Max.	
Α	0.700/0.800	0.800/0.900	0.028/0.031	0.031/0.035	
A1	0.000	0.050	0.000	0.002	
A3	0.203REF.		0.008	REF.	
D	3.924	4.076	0.154	0.160	
E	3.924	4.076	0.154	0.160	
E1	2.500	2.700	0.098	0.106	
D1	2.500	2.700	0.098	0.106	
k	0.200MIN		0.008MIN		
b	0.180	0.280	0.007	0.011	
е	0.450	0.450TYP.		STYP.	
L.	0.274	0.426	0.011	0.017	

修订版 5.0 35 2018年7月

10 尸体信息

珠峰半导体有限公司

苏州工业园区机场路 328 号,国际科技园区科技广场 6A,邮编 215028 Email: info@everest-semi.com

修订版 5.0 36 2018年7月