

# **EBS01 Hardware Design**

# Einsatz von Finite-State-Maschinen zum Entwurf von FPGA-Designs

Vladimir Zhelezarov





#### **Benutzte Quellen:**

Gehrke, W. et al. (2016):

Digitaltechnik: Grundlagen, VHDL, FPGAs, Mikrocontroller, 7., überarbeitete und aktualisierte Auage, Berlin

Schubert, M (o.J.):

Einführung in VHDL, AKAD Studienbrief EBS101, o.O.

Hartung, G. (o.J.):

VHDL Entwurf komplexer Schaltungen, AKAD Studienbrief EBS102, o.O.


#### Implementierung und Simulation in:

Altera Quartus II Version 13.0.1 Service Pack 1, Web Edition



### Kombinatorische und sequentielle Schaltungen

- Kombinatorisch: Logische Gatter AND, OR, NOT, NAND und NOR. Keine Speicherelemente;
- Sequentiell: Kombinatorische Elemente + Speicherelemente + Rückkoppelungen.






#### **Endliche Automaten**

- Ein mathematisches Modell, womit sequentielle Schaltungen beschrieben werden;
- Zwei (Haupt-)Formen:
  - Moore-Automat Der Ausgang ist nur vom aktuellen Zustand abhändig.  $Y=g(\mathbb{Z}^n)$

#### Moore




Quelle: W.Gehrke Digitaltechnik



#### **Endliche Automaten**

- Ein mathematisches Modell, womit sequentielle Schaltungen beschrieben werden;
- Zwei (Haupt-)Formen:
  - Mealy-Automat Der Ausgang ist vom aktuellen Zustand und von den Eingangsvariablen abhändig.  $Y=g(X,Z^n)$







Mealy

Moore

# **Darstellung**








#### **ENTWURF** von Automaten

# 1. Spezifikation des Verhaltens

- Meistens in Textform

# 2. Aufstellen der Zustandsfolgediagramm/ Zustandsfolgetabelle

Sn	S <sup>n+1</sup>		Υ
	X=0	X=1	
Stabil S0*	S1	S2	0
S1	S1	S3	1
S2	S2	S3	0
Stabil S3	S3	S3	1



<sup>\* =</sup> Reset




8

# 3. Minimierung der Zustände

Äquivalente Zustände wenn:

- Gleiche Folgezustände für alle Eingangskombinationen;
- Gleiche Ausgangswerte.





#### 4. Codierung der Zustände

 $2^n \ge m$ 

n: Codewortlänge, m: Anzahl Zustände

- Verschiedene Ziele: hohe Taktgeschwindigkeit, geringer Aufwand oder eine Kombination davon.
- Minimale Wortlänge; Redundante Wortlänge und One-Hot-Codierung; Optimale Zustandscodierung

#### 5. Aufstellen der Ansteuerungstabelle

Namen durch Codierung ersetzen

# 6. Logikminimierung

Karnaugh-Diagramme



#### **ENTWURF in VHDL**

#### Reset

```
Asynchroner Reset:
Synchroner Reset:
                                                 process(clk, reset)
process
                                                 begin
begin
                                                          if reset = '1' then
         wait until rising_edge(clk);
         if reset = '1' then
                                                          elseif rising_edge(clk)
                                                 then
        else
                                                                   ... -- FSM Logik
                 ... -- FSM Logik
                                                 end process;
end process;
```



#### Zustände definieren

- -- Einen neuen, individuellen Datentyp definieren:
  type zustand\_type is (start, zustand\_1, zustand\_2, ende);
- -- Zustandsvariable: signal zustand: zustand\_type;
- -- Eine Konstante kann den Ausgangszustand halten: **constant** reset: zustand := start;



# Logik für die Zustände

#### Variante 1:

Anweisungen für den nächsten Zustand | Speicherelement | Ausgangsfunktion

#### Variante 2:

#### process

wait until rising\_edge(clk)

. .

case zustand is
when start =>

. . .

## **Andere Varianten**



```
1
      LIBRARY ieee:
 2
      USE ieee.std logic 1164.all;
 3
                                                                          Zustands-
                                                                                     Speicher-
                                                                                               Ausgangs-
                                                                          übergangs-
                                                                                     Glieder
    ENTITY fsm IS
                                                                                               funktion
                                                                           funktion
                                                                                     (Flip-Flops)
                                                                                                             Variante 1
         PORT (X, reset, clk: IN std logic := '0';
                Υ:
                                OUT std logic := '0');
                                                                                                             VHDL-Code
      END ENTITY fsm:
                                                                     Takt
 8
    ARCHITECTURE rtl 1 OF fsm IS
 9
10
         TYPE zustand type IS (S0, S1, S2, S3);
         SIGNAL aktueller zustand, naechster zustand: zustand type;
11
12
         CONSTANT reset zustand: zustand type:= S0;
13
    -BEGIN
                                                                                                           reset
14
         -- Logik für den nächsten Zustand
15
         naechster zustand <=
16
            S1 WHEN (((aktueller zustand = S0) OR (aktueller zustand = S1)) AND (X = '0'))
17
            ELSE
                                                                                                              S0
18
            S2 WHEN (((aktueller zustand = S0) OR (aktueller zustand = S2)) AND (X = '1'))
                                                                                                              Y=0
19
            ELSE
            S3 WHEN ((aktueller zustand = S1) AND (X = '1'))
20
21
                   OR ((aktueller zustand = S2) AND (X = '0'))
                                                                                                          X = 0
                                                                                                                    X = 1
22
                   OR (aktueller zustand = S3)
23
            ELSE aktueller zustand;
24
         -- Speicherelement
25
         PROCESS (clk, reset, naechster zustand) IS
                                                                                                                       S2
                                                                                                   S1
                                                                                                           X = 0
         BEGIN
26
                                                                                                  Y=1
                                                                                                                      Y=0
27
            IF reset = '1' THEN
                aktueller zustand <= reset zustand;
29
            ELSIF CLK'event AND CLK = '1' THEN
                                                                                                                     =0
                                                                                                          X = 1
                aktueller zustand <= naechster zustand;
30
            END IF;
31
32
         END PROCESS;
33
                                                                                                             S3
34
         -- Ausgangsfunktion
                                                                                                            Y=1
35
         Y <= '0' WHEN ((aktueller zustand = S0) OR (aktueller zustand = S2))
            ELSE '1';
36
37
      END ARCHITECTURE rtl 1;
```


08/09/2020

38




```
☐ARCHITECTURE rtl 2 OF fsm IS
         TYPE zustand type
                              IS (S0, S1, S2, S3);
40
         SIGNAL zustand: zustand type;
    FBEGIN
43
        PROCESS
44
         BEGIN
45
            WAIT UNTIL RISING EDGE (clk);
               IF reset = '1' THEN
46
47
                  Y <= '0';
                 zustand <= S0;
48
49
              ELSE
50
                   CASE zustand IS
51
                      WHEN SO =>
52
                         IF X = '0' THEN  zustand <= S1; Y <= '1';</pre>
53
                                            zustand <= S2; Y <= '0';
                         ELSE
54
                         END IF:
55
                      WHEN S1 =>
                                          zustand <= S3; Y <= '1';
56
                         IF X = '1' THEN
57
                         END IF:
58
                      WHEN S2 =>
                        IF X = '0' THEN    zustand <= S3; Y <= '1';</pre>
59
60
                         END IF:
61
                      WHEN S3 =>
62
                         null;
63
                      WHEN others =>
64
                         zustand <= S0; Y <= '0';</pre>
65
                   END CASE:
66
               END IF:
67
         END PROCESS;
      END ARCHITECTURE rtl 2;
68
```


# Variante 2 VHDL-Code









# Simulation mit der selben Testbench









# Variante 1 State Machine Viewer








# Variante 2 State Machine Viewer





# Variante 1 RTL Viewer







18



# Variante 2 RTL Viewer







# Danke für Ihre Aufmerksamkeit!