

# Centro de Tecnologia Departamento de Engenharia Elétrica Disciplina: Sistemas Digitais

Professor: Samaherni Morais Dias


## **RELATÓRIO**

# VINÍCIUS NASCIMENTO DE AZEVEDO

# INTRODUÇÃO

A problemática apresentada para esta atividade consiste em desenvolver um sistema digital para uma máquina de vendas. O sistema consiste em fornecer à máquina um valor de 8 bits correspondente ao preço do produto, um botão onde informa que uma moeda foi inserida e uma memória ROM que mostra qual o valor da moeda inserida. Quando o valor do somatório das moedas for maior ou igual ao preço do produto, este é liberado (no nosso caso um LED é acesso). A máquina também deverá contar com um botão reset. O botão da moeda deverá advir de um bloco que sincroniza com o clock para evitar múltiplas moedas em um único pressionamento do botão. A máquina será implementada no kit DE2.

O sistema completo está detalhado na imagem abaixo:




Os displays de sete segmentos HEX[2-0] mostrarão o valor armazenado no registrador da máquina de vendas. Os displays HEX[5-4] mostrarão o valor presenta da memória.

## **SOLUÇÃO**

A solução passa pela máquina de estados da máquina de vendas. Os blocos anexos como o bin-bcd, o display, a ROM, contador, e o DIV são códigos anexos que serão incrementados no programa a partir de port map. Como esses códigos já foram elaborados anteriormente ou repassados pelo professor, não nos aprofundaremos neles. Todos os códigos estão ao final deste relatório.


A máquina de estados de alto nível da máquina de vendas se estrutura como a imagem abaixo. Sendo 'D' a indicação de que o produto foi liberado, 'tot' o registrador da máquina, 'a' o valor da moeda inserida e 's' o preço do produto.




Há o primeiro estado "INÍCIO" onde zeramos o registrador, no próximo pulso de clock, o estado "ESPERAR" fica em modo de espera enquanto o botão não for pressionado e o acumulado no registrador for menor que o preço do produto. Ao apertar o botão avançamos ao estado "SOMAR" onde a soma com o valor inserido é realizado e armazenado no registrador. Voltando ao estado anterior, se o valor guardado no registrador for maior ou igual ao preço avançase ao estado "FORNECER" onde o produto é liberado fazendo D=1 e voltando ao início para resetar a máquina.

Com a máquina de estados de alto nível p odemos obter o datapath e a MDE do bloco de controle.

#### Datapath



#### MDE Bloco de Controle



Fazendo as operações sobre a máquina de estado para obter as equações de cada sinal e registrador do bloco de controle chegamos as seguintes equações, usando os registradores de estado s1 e s0. Chamamos no nosso código tot\_ld de reg\_c ld e tot\_clr de reg\_c clr:

```
\begin{split} n1 &<= (not(s1) \, and \, s0 \, and \, not(btn) \, and \, tot\_lt) \, or \, (not(s1) \, and \, s0 \, and \, btn); \\ n0 &<= (not(s1) \, and \, s0 \, and \, not(btn)) \, or \, not(s0); \\ reg\_c\_ld &<= \, s1 \, and \, not(s0); \\ reg\_c\_clr &<= \, not(not(s1) \, and \, not(s0)); \\ Natal \, , \, RN \, - \, Março \, de \, 2020 \end{split}
```

 $d \le s1$  and s0;


Obtivemos, então, a máquina de vendas.

Foi, também, pedido um botão 'reset' que deve reiniciar todo o sistema. A solução é simples, todos os flip flops D usados no programa receberão a variável reset no seu clear, realizando um clear assíncrono. Quando o botão reset for apertado todos os flip flops armazenarão 0 levando as máquinas de estado para o estado inicial e levando o registrador 'tot' a '0'.

O bloco DIV já nos foi fornecido pelo professor.

Vamos agora focar no bloco BS, o botão sincronizado, que tem função de impedir múltiplas entradas da moeda apertando somente uma vez o botão. Para criar a máquina de estados precisamos lembrar que o kit DE2 tem a lógica invertida, ou seja, quando um botão é pressionado ele vai a '0' e não a '1'.

#### MDE Botão Sincronizado



Realizando os procedimentos para se obter as equações de n1, n0 e btn, usando s1 e s0 como registradores de estado, obtemos:

$$n1 \le s0$$
 or  $(not(c) and s1)$ ;  
 $n0 \le not(s1)$  and  $not(s0)$  and  $not(c)$ ;  
 $btn \le n0$ ;

Para o contador descrito no sistema, nada mais é do que um incrementador que vai de 0 a 63 e depois reseta. O contador enviará para a memória o endereço de onde está o valor da moeda. Para isso usaremos o mesmo esquema do datapath

da máquina de vendas, porém com 'a' sendo igual a 1, já que incrementaremos de um em um, e o 's' igual a 63. Quando atingir 63, o registrador é resetado.

Um problema que foi notado se referia a um overflow. Como todos os componentes são de 8 bits, quando o somador do datapath atingia um valor maior que 8 bits não se fazia a comparação e, portanto, o produto não era liberado. Para resolver esse problema foi usado o carry out do somador, que foi armazenado em um flip flop, onde o carregamento se daria ao apertar o botão, e a saída desse flip flop faz uma OR com a saída do comparador do datapath. Com isso, quando carry out for '1' significa que o somador já atingiu um valor de 9 bits e, portanto, ele dele liberar o produto e zerar o registrador.

Os códigos dos blocos restantes já foram feitos anteriormente, são básicos, por isso nós não comentaremos como chegamos a eles.


Com todos os códigos, juntaremos todos em um projeto específico utilizando a ferramenta port map, como se vê nos códigos ao final do relatório.

## **RESULTADOS**

Para simular o projeto no kit DE2, usamos a pinagem abaixo, seguindo os pinos pedidos na descrição da atividade.

Node Name	Direction	Location	I/O Bank	VREF Group	Fitter Location	I/O Standard	Reserved	Current Strength	Differential Pair
ut a_dez[6]	Output	PIN_R3	1	B1_N0	PIN_R3	3.3-V Lefault)		24mA (default)	
ut a_dez[5]	Output	PIN_R4	1	B1_N0	PIN_R4	3.3-V Lefault)		24mA (default)	
a_dez[4]	Output	PIN_R5	1	B1_N0	PIN_R5	3.3-V Lefault)		24mA (default)	
a_dez[3]	Output	PIN_T9	1	B1_N0	PIN_T9	3.3-V Lefault)		24mA (default)	
a_dez[2]	Output	PIN_P7	1	B1_N0	PIN_P7	3.3-V Lefault)		24mA (default)	
a_dez[1]	Output	PIN_P6	1	B1_N0	PIN_P6	3.3-V Lefault)		24mA (default)	
a_dez[0]	Output	PIN_T2	1	B1_N0	PIN_T2	3.3-V Lefault)		24mA (default)	
a_uni[6]	Output	PIN_T3	1	B1_N0	PIN_T3	3.3-V Lefault)		24mA (default)	
a_uni[5]	Output	PIN_R6	1	B1_N0	PIN_R6	3.3-V Lefault)		24mA (default)	
a_uni[4]	Output	PIN_R7	1	B1_N0	PIN_R7	3.3-V Lefault)		24mA (default)	
a_uni[3]	Output	PIN_T4	1	B1_N0	PIN_T4	3.3-V Lefault)		24mA (default)	
a_uni[2]	Output	PIN_U2	1	B1_N0	PIN_U2	3.3-V Lefault)		24mA (default)	
a_uni[1]	Output	PIN_U1	1	B1_N0	PIN_U1	3.3-V Lefault)		24mA (default)	
a_uni[0]	Output	PIN_U9	1	B1_N0	PIN_U9	3.3-V Lefault)		24mA (default)	
C C	Input	PIN_P23	6	B6_N0	PIN_P23	3.3-V Lefault)		24mA (default)	
in_ clk	Input	PIN_D13	3	B3_N0	PIN_D13	3.3-V Lefault)		24mA (default)	
out d	Output	PIN_AE23	7	B7_N0	PIN_AE23	3.3-V Lefault)		24mA (default)	
et led_btn	Output	PIN_AF23	7	B7_N0	PIN_AF23	3.3-V Lefault)		24mA (default)	
reset	Input	PIN_W26	6	B6_N1	PIN_W26	3.3-V Lefault)		24mA (default)	
S[7]	Input	PIN_C13	3	B3_N0	PIN_C13	3.3-V Lefault)		24mA (default)	
S[6]	Input	PIN_AC13	8	B8_N0	PIN_AC13	3.3-V Lefault)		24mA (default)	
S[5]	Input	PIN_AD13	8	B8_N0	PIN_AD13	3.3-V Lefault)		24mA (default)	
S[4]	Input	PIN_AF14	7	B7_N1	PIN_AF14	3.3-V Lefault)		24mA (default)	
S[3]	Input	PIN_AE14	7	B7_N1	PIN_AE14	3.3-V Lefault)		24mA (default)	
S[2]	Input	PIN_P25	6	B6_N0	PIN_P25	3.3-V Lefault)		24mA (default)	
S[1]	Input	PIN_N26	5	B5_N1	PIN_N26	3.3-V Lefault)		24mA (default)	
S[0]	Input	PIN_N25	5	B5_N1	PIN_N25	3.3-V Lefault)		24mA (default)	
tot_cen[6]	Output	PIN_Y24	6	B6_N1	PIN_Y24	3.3-V Lefault)		24mA (default)	
tot_cen[5]	Output	PIN_AB25	6	B6_N1	PIN_AB25	3.3-V Lefault)		24mA (default)	
tot_cen[4]	Output	PIN_AB26	6	B6_N1	PIN_AB26	3.3-V Lefault)		24mA (default)	
tot_cen[3]	Output	PIN_AC26	6	B6_N1	PIN_AC26	3.3-V Lefault)		24mA (default)	
tot_cen[2]	Output	PIN_AC25	6	B6_N1	PIN_AC25	3.3-V Lefault)		24mA (default)	
tot_cen[1]	Output	PIN_V22	6	B6_N1	PIN_V22	3.3-V Lefault)		24mA (default)	
tot_cen[0]	Output	PIN_AB23	6	B6_N1	PIN_AB23	3.3-V Lefault)		24mA (default)	
tot_dez[6]	Output	PIN_AB24	6	B6_N1	PIN_AB24	3.3-V Lefault)		24mA (default)	
tot_dez[5]	Output	PIN_AA23	6	B6_N1	PIN_AA23	3.3-V Lefault)		24mA (default)	
tot_dez[4]	Output	PIN_AA24	6	B6_N1	PIN_AA24	3.3-V Lefault)		24mA (default)	
tot_dez[3]	Output	PIN_Y22	6	B6_N1	PIN_Y22	3.3-V Lefault)		24mA (default)	
tot_dez[2]	Output	PIN_W21	6	B6_N1	PIN_W21	3.3-V Lefault)		24mA (default)	
tot_dez[1]	Output	PIN_V21	6	B6_N1	PIN_V21	3.3-V Lefault)		24mA (default)	
tot_dez[0]	Output	PIN_V20	6	B6_N1	PIN_V20	3.3-V Lefault)		24mA (default)	
tot_uni[6]	Output	PIN_V13	8	B8_N0	PIN_V13	3.3-V Lefault)		24mA (default)	
tot_uni[5]	Output	PIN_V14	8	B8_N0	PIN_V14	3.3-V Lefault)		24mA (default)	
tot_uni[4]	Output	PIN_AE11	8	B8_N0	PIN_AE11	3.3-V Lefault)		24mA (default)	
tot_uni[3]	Output	PIN_AD11	8	B8_N0	PIN_AD11	3.3-V Lefault)		24mA (default)	
tot_uni[2]	Output	PIN_AC12	8	B8_N0	PIN_AC12	3.3-V Lefault)		24mA (default)	
tot_uni[1]	Output	PIN_AB12	8	B8_N0	PIN_AB12	3.3-V Lefault)		24mA (default)	
tot_uni[0]	Output	PIN_AF10	8	B8_N0	PIN_AF10	3.3-V Lefault)		24mA (default)	

Para o clock, utilizamos o divisor de clock fornecido com um valor de 10Hz. Na placa, o sistema ficou da seguinte forma:



# **CONCLUSÕES**

O código do sistema digital da máquina de vendas funcionou da forma desejada. Produzindo os resultados esperados e sem nenhum erro verificado.

A construção do código foi facilitada visto que alguns componentes utilizados já tinham sido elaborados na matéria de Circuitos Digitais.

```
1
     library ieee;
     use ieee.std logic 1164.all;
 2
     entity MaquinaDeVendas is
 4
 5
        port (c, clk, reset : in std logic;
 6
               S : in std logic vector(7 downto 0);
 7
               d, led btn : out std logic;
8
               tot_uni, tot_dez, tot_cen, a_uni, a_dez : out std_logic_vector(6 downto 0));
 9
     end MaquinaDeVendas;
10
11
     architecture ckt of MaquinaDeVendas is
12
13
      component datapath is
14
        port (S,A : in std logic vector(7 downto 0);
15
               clk2, reg ld, reg clr: in std logic;
16
                 reg mq : out std logic;
17
                 tot2 : out std logic vector(7 downto 0));
18
      end component;
19
20
      component ffd is
21
         port (clk, D, P, C : in std logic;
22
                       q : out std_logic);
23
      end component;
24
25
      component conv bin bcd is
26
         port(SW : in std logic vector(7 downto 0);
27
              HEX2 : out std logic vector(6 downto 0);
28
              HEX1 : out std logic vector(6 downto 0);
29
              HEX0 : out std logic vector(6 downto 0));
30
      end component;
31
32
      component ROM is
33
         port(address : in std logic vector(5 downto 0);
34
              clock : in std logic;
35
              q : out std logic vector(7 downto 0));
36
      end component;
37
38
      component Contador is
39
      port (ld_cnt, clk, clr_cnt : in std_logic;
40
             Q : out std_logic_vector (5 downto 0));
41
      end component;
42
43
      component button is
44
       port (C, clk, reset : in std logic;
45
             btn : out std logic);
46
      end component;
47
48
      component CLK Div is
49
      port (clk in : in std logic;
50
              clk_out : out std_logic);
51
      end component;
52
53
54
      signal reg_c_ld, reg_c_clr, n1, n0, s1, s0, tot_lt, not_reset, btn, clk_aux : std_logic;
55
      signal tot aux, A : std logic vector(7 downto 0);
56
      signal cnt out : std logic vector(5 downto 0);
57
      signal a cen: std logic vector(6 downto 0);
58
59
60
      begin
61
62
       not_reset <= not(reset);</pre>
63
64
       botao : button port map(C=>c,clk=>clk aux,reset=>reset,btn=>btn);
65
       comando : datapath port map(S=>S,A=>A,clk2=>clk_aux,reg_ld=>reg_c_ld,reg_clr=>reg_c_clr,
     reg mq=>tot lt,tot2=>tot aux);
```

```
66
       contar : Contador port map(ld_cnt=>btn,clk=>clk_aux,clr_cnt=>reset,Q=>cnt_out);
67
       memoria : ROM port map(address=>cnt out,clock=>clk aux,q=>A);
68
       clkk : CLK Div port map(clk in=>clk,clk out=>clk aux);
69
70
71
       s11 : ffd port map(clk=>clk_aux, D=>n1, P=>'1', C=>reset, q=>s1);
72
73
       s00 : ffd port map(clk=>clk_aux, D=>n0, P=>'1', C=>reset, q=>s0);
74
75
       n1 <= (not(s1) and s0 and not(btn) and tot_lt) or (not(s1) and s0 and btn);
76
       n0 \le (not(s1) \text{ and } s0 \text{ and } not(btn)) \text{ or } not(s0);
77
       reg c ld <= s1 and not(s0);</pre>
78
       reg c clr <= not(not(s1) and not(s0));
79
       d \le s1 and s0;
80
       led btn <= btn;</pre>
81
82
       display_tot : conv_bin_bcd port map(SW=>tot_aux, HEX2=>tot_cen, HEX1=>tot_dez, HEX0=>
     tot_uni);
83
       display_A : conv_bin_bcd port map(SW=>A, HEX2=>a_cen, HEX1=>a_dez, HEX0=>a_uni);
84
85
       end ckt;
86
87
```

```
1
     library ieee;
     use ieee.std logic 1164.all;
 2
 3
 4
     entity datapath is
 5
       port (S,A : in std logic vector(7 downto 0);
 6
               clk2, reg ld, reg clr: in std logic;
 7
                 reg mq : out std logic;
 8
                 tot2 : out std logic vector(7 downto 0));
 9
     end datapath;
10
11
     architecture ckt of datapath is
12
13
     component Registrador8bits is
14
       port (X : in std logic vector (7 downto 0);
15
             ld, clr, clk, cout2 : in std logic;
16
             coutc : out std logic;
17
             Q : out std logic vector (7 downto 0));
18
     end component;
19
20
     component ComparadorMagnitude8bits is
21
       port( X, Y : in std logic vector(7 downto 0);
22
             Q : out std_logic);
23
      end component;
24
25
      component Somador8bits is
26
       port ( X : in std logic vector(7 downto 0);
27
                Y: in std logic vector(7 downto 0);
28
                ci : in std logic;
29
                 Q : out std_logic_vector(7 downto 0);
30
                 cout : out std logic);
31
      end component;
32
33
      signal reg out, soma out : std logic vector(7 downto 0);
34
      signal gb, comp out, aux clr, aux gb : std logic;
35
36
      begin
37
38
      registrar: Registrador8bits port map(X=>soma out,ld=>reg ld,clr=>reg clr,clk=>clk2,cout2
     =>gb,coutc=>aux gb,Q=>reg out);
39
40
      somar : Somador8bits port map(X=>A,Y=>reg_out,ci=>'0',Q=>soma_out,cout=>gb);
41
42
      comp : ComparadorMagnitude8bits port map(X=>S,Y=>reg out,Q=>comp out);
43
44
45
     reg_mq <= comp_out or aux_gb;</pre>
46
     tot2(0) \le reg_out(0);
47
     tot2(1) <= reg_out(1);
48
     tot2(2) \le reg out(2);
49
     tot2(3) \le reg_out(3);
50
     tot2(4) \le reg_out(4);
51
     tot2(5) <= reg_out(5);
52
     tot2(6) \le reg_out(6);
53
     tot2(7) \le reg out(7);
54
55
     end ckt;
```

```
library ieee;
    use ieee.std logic 1164.all;
 4
   entity button is
 5 port (C, clk, reset : in std_logic;
 6
             btn : out std logic);
 7
   end button;
 8
9
    architecture ckt of button is
10
11
     component ffd is
12
      port (clk, D, P, C : in std logic;
13
                      q : out std logic);
14 end component;
15
16
     signal s1, s0, n1, n0 : std logic;
17
18
     begin
19
20
      s11 : ffd port map(clk=>clk, D=>n1, P=>'1', C=>reset, q=>s1);
21
      s00 : ffd port map(clk=>clk, D=>n0, P=>'1', C=>reset, q=>s0);
22
23
     n1 \le s0 \text{ or } (not(c) \text{ and } s1);
24
       n0 \le not(s1) and not(s0) and not(c);
25
      btn <= n0;
26
27 end ckt;
```

```
library ieee;
 2
    use ieee.std logic 1164.all;
 3
 4
   entity CLK Div is
 5 port (clk_in : in std_logic;
 6
             clk out : out std logic);
7
    end CLK_Div;
8
9
   architecture logica of CLK_Div is
10
11
     signal ax : std_logic;
12
13
     begin
      process(clk_in)
14
           variable cnt: integer range 0 to 1350000 := 0;
15
16
         begin
17
            if (rising_edge(clk_in)) then
18
               if (cnt = 1350000) then
19
                  cnt:=0;
20
                  ax <= not ax;</pre>
21
               else
22
                  cnt:=cnt+1;
23
               end if;
24
           end if;
25
       end process;
     clk_out<=ax;
26
27 end logica;
```

```
1
      library ieee;
      use ieee.std logic 1164.all;
 2
 4
 5
      entity Registrador8bits is
 6
 7
        port (X : in std logic vector (7 downto 0);
 8
9
               ld, clr, clk, cout2 : in std logic;
10
11
               coutc : out std_logic;
12
               Q : out std logic vector (7 downto 0));
13
14
      end Registrador8bits;
15
16
17
18
      architecture ckt of Registrador8bits is
19
20
21
22
        component ffd is
23
24
          port (clk, D, P, C : in std logic;
25
26
                            q : out std logic);
27
28
        end component;
29
30
31
32
        signal mux, aux : std_logic_vector(8 downto 0);
33
        signal co : std logic;
34
35
36
37
        begin
38
39
40
         mux(8) \le (cout2 \text{ and } ld) \text{ or } (co \text{ and } not(ld));
41
42
         mux(7) \le (X(7) \text{ and } ld) \text{ or } (aux(7) \text{ and } not(ld));
43
44
         mux(6) \le (X(6) \text{ and } ld) \text{ or } (aux(6) \text{ and } not(ld));
45
46
         mux(5) \le (X(5) \text{ and } ld) \text{ or } (aux(5) \text{ and } not(ld));
47
48
         mux(4) \le (X(4) \text{ and } ld) \text{ or } (aux(4) \text{ and } not(ld));
49
50
         mux(3) \le (X(3) \text{ and } ld) \text{ or } (aux(3) \text{ and } not(ld));
51
52
         mux(2) \le (X(2) \text{ and } ld) \text{ or } (aux(2) \text{ and } not(ld));
53
54
         mux(1) \le (X(1) \text{ and } ld) \text{ or } (aux(1) \text{ and } not(ld));
55
56
         mux(0) \le (X(0) \text{ and } ld) \text{ or } (aux(0) \text{ and } not(ld));
57
58
59
         ffd7 : ffd port map (clk => clk, D => mux(7), P => '1', C => clr, q => aux(7));
60
61
         ffd6 : ffd port map (clk => clk, D => mux(6), P => '1', C => clr, q => aux(6));
62
63
         ffd5 : ffd port map (clk => clk, D => mux(5), P => '1', C => clr, q => aux(5));
64
65
         ffd4 : ffd port map (clk => clk, D => mux(4), P => '1', C => clr, q => aux(4));
66
```

```
67
        ffd3 : ffd port map (clk => clk, D => mux(3), P => '1', C => clr, q => aux(3));
68
        ffd2 : ffd port map (clk => clk, D => mux(2), P => '1', C => clr, q => aux(2));
69
70
71
        ffd1 : ffd port map (clk => clk, D => mux(1), P => '1', C => clr, q => aux(1));
72
73
        ffd0 : ffd port map (clk => clk, D => mux(0), P => '1', C => clr, q => aux(0));
74
75
76
        ffdgb : ffd port map (clk => clk, D => mux(8), P => '1', C => clr, q => co);
77
78
        Q(7) \le aux(7);
79
80
        Q(6) \le aux(6);
81
82
        Q(5) \le aux(5);
83
84
        Q(4) \le aux(4);
85
86
        Q(3) \le aux(3);
87
88
        Q(2) \le aux(2);
89
90
        Q(1) \le aux(1);
91
92
        Q(0) \le aux(0);
93
94
        coutc <= co;
95
96
97
98
     end ckt;
```

```
1
       library ieee;
       use ieee.std logic 1164.all;
 2
 4
 5
 6
       entity Somador8bits is
 7
 8
         port ( X, Y : in std logic vector(7 downto 0);
 9
10
                      ci : in std_logic;
11
12
                        Q : out std logic vector(7 downto 0);
13
14
                        cout : out std logic);
15
16
       end Somador8bits;
17
18
19
20
       architecture ckt of Somador8bits is
21
22
23
24
         signal co : std logic vector (7 downto 0);
25
26
27
28
         begin
29
30
31
32
            co(0) \le ci;
33
34
            Q(0) \le Y(0) \times X(0) \times CO(0);
35
36
            co(1) \le (Y(0) \text{ and } co(0)) \text{ or } (X(0) \text{ and } co(0)) \text{ or } (X(0) \text{ and } Y(0));
37
38
            Q(1) \le Y(1) \times X(1) \times X(1) \times X(1)
39
40
            co(2) \le (Y(1) \text{ and } co(1)) \text{ or } (X(1) \text{ and } co(1)) \text{ or } (X(1) \text{ and } Y(1));
41
42
            Q(2) \le Y(2) \times X(2) \times X(2) \times X(2)
43
44
            co(3) \le (Y(2) \text{ and } co(2)) \text{ or } (X(2) \text{ and } co(2)) \text{ or } (X(2) \text{ and } Y(2));
45
46
            Q(3) \le Y(3) \times X(3) \times Co(3);
47
48
            co(4) \le (Y(3) \text{ and } co(3)) \text{ or } (X(3) \text{ and } co(3)) \text{ or } (X(3) \text{ and } Y(3));
49
50
            Q(4) \le Y(4) \times X(4) \times X(4) \times X(4)
51
52
            co(5) \le (Y(4) \text{ and } co(4)) \text{ or } (X(4) \text{ and } co(4)) \text{ or } (X(4) \text{ and } Y(4));
53
54
            Q(5) \le Y(5) \times X(5) \times X(5) \times X(5)
55
56
            co(6) \le (Y(5) \text{ and } co(5)) \text{ or } (X(5) \text{ and } co(5)) \text{ or } (X(5) \text{ and } Y(5));
57
58
            Q(6) \le Y(6) \times X(6) \times X(6) \times X(6)
59
60
            co(7) \le (Y(6) \text{ and } co(6)) \text{ or } (X(6) \text{ and } co(6)) \text{ or } (X(6) \text{ and } Y(6));
61
62
            Q(7) \le Y(7) \times X(7) \times X(7) \times X(7)
63
64
            cout \leq (Y(7) \text{ and } co(7)) \text{ or } (X(7) \text{ and } co(7)) \text{ or } (X(7) \text{ and } Y(7));
65
66
```

68 end ckt;

69

Project: MaquinaDeVendas

Date: March 10, 2020

```
1
     library ieee;
     use ieee.std logic 1164.all;
 2
 4
 5
 6
 7
     entity ComparadorMagnitude8bits is
 8
 9
       port( X, Y : in std logic vector(7 downto 0);
10
11
              Q : out std_logic);
12
13
     end ComparadorMagnitude8bits;
14
15
16
17
     architecture ckt of ComparadorMagnitude8bits is
18
19
20
21
     signal v,f : std_logic_vector(7 downto 0);
22
23
     signal igual, maior, menor : std_logic;
24
25
26
27
     begin
28
29
30
     v(7) \le X(7) \times v(7);
31
32
     v(6) \le X(6) \times v(6);
33
34
     v(5) \le X(5) \times v(5);
35
36
     v(4) \le X(4) \times v(4);
37
38
     v(3) \le X(3) \times v(3);
39
40
     v(2) \le X(2) \times P(2);
41
42
     v(1) \le X(1) \times v(1);
43
44
     v(0) \le X(0) \times v(0);
45
46
47
48
     f(7) \le X(7) \text{ and } not(Y(7));
49
50
     f(6) \le X(6) \text{ and } not(Y(6)) \text{ and } v(7);
51
52
     f(5) \le X(5) and not(Y(5)) and V(6) and V(7);
53
54
     f(4) \le X(4) and not (Y(4)) and v(5) and v(6) and v(7);
55
56
     f(3) \le X(3) and not(Y(3)) and v(4) and v(5) and v(6) and v(7);
57
58
     f(2) \le X(2) and not(Y(2)) and v(3) and v(4) and v(5) and v(6) and v(7);
59
60
     f(1) \le X(1) and v(1) and v(2) and v(3) and v(4) and v(5) and v(6) and v(7);
61
62
     f(0) \le X(0) and v(1) and v(2) and v(3) and v(4) and v(5) and v(6) and v(7);
63
64
65
66
     igual \leq (v(7) \text{ and } v(6)) \text{ and } (v(5) \text{ and } v(4)) \text{ and } (v(3) \text{ and } v(2)) \text{ and } (v(1) \text{ and } v(0));
```

```
67
68
69
70
   maior \leftarrow f(7) or f(6) or f(5) or f(4) or f(3) or f(2) or f(1) or f(0);
71
72
73
74
   menor <= not(maior);</pre>
75
76
77
78 q <= menor;
79
80
81
82
83
84 end ckt;
```

```
1
     library ieee;
     use ieee.std logic 1164.all;
 2
 4
     entity Contador is
 5
     port (ld_cnt, clk, clr_cnt : in std logic;
 6
             Q : out std logic vector (5 downto 0));
 7
     end Contador;
 8
 9
     architecture ckt of Contador is
10
11
     component Somador8bits is
12
        port ( X, Y : in std logic vector(7 downto 0);
13
                ci : in std logic;
14
                  Q : out std logic vector(7 downto 0);
15
                  cout : out std logic);
16
      end component;
17
18
     component Registrador8bits is
19
       port (X : in std_logic_vector (7 downto 0);
20
             ld, clr, clk, cout2 : in std logic;
21
             coutc : out std logic;
22
             Q : out std_logic_vector (7 downto 0));
23
      end component;
24
25
     component ComparadorMagnitude8bits is
26
       port( X, Y : in std logic vector(7 downto 0);
27
             Q : out std logic);
28
      end component;
29
30
      signal soma_um, soma_out, reg_out, comp_64 : std_logic_vector(7 downto 0);
31
      signal aux not clr cnt, comp out, gb, aux gb : std logic;
32
33
      begin
34
35
36
        aux not clr cnt <= clr cnt and not(comp out);</pre>
37
38
        soma um <= "00000001";
        comp 64 <= "011111111";
39
40
41
        registrar : Registrador8bits port map(X=>soma_out,ld=>ld_cnt,clr=>aux_not_clr_cnt,clk=>
     clk,cout2=>gb,coutc=>aux gb, Q=>reg out);
42
43
        somar : Somador8bits port map(X=>soma um,Y=>reg out,ci=>'0',Q=>soma out,cout=>gb);
44
45
        comp : ComparadorMagnitude8bits port map(X=>comp 64,Y=>reg out,Q=>comp out);
46
47
        Q(5) \leq \text{reg\_out}(5);
48
        Q(4) \le \text{reg out}(4);
49
        Q(3) \leq \text{reg\_out}(3);
50
        Q(2) \leq reg_out(2);
51
        Q(1) \leq reg_out(1);
52
        Q(0) \le \text{reg\_out}(0);
53
54
    end ckt;
```

```
1
     library ieee;
     use ieee.std logic 1164.all;
 2
 3
 4
 5
     entity conv bin bcd is
 6
 7
       port( SW : in std_logic_vector(7 downto 0);
8
9
              HEX2 : out std_logic_vector(6 downto 0);
10
11
              HEX1 : out std_logic_vector(6 downto 0);
12
13
              HEX0 : out std logic vector(6 downto 0));
14
15
16
17
     end conv bin bcd;
18
19
20
21
     architecture bin bcd of conv bin bcd is
22
23
24
25
       component conversor somador
26
27
           port ( A : in std logic vector(3 downto 0);
28
29
                   S : out std_logic_vector(3 downto 0));
30
31
       end component;
32
33
34
35
       component bcd display
36
37
          port( X : in std logic vector(3 downto 0);
38
39
                D : out std logic vector(0 to 6));
40
41
42
43
       end component;
44
45
46
47
        signal m1, m2, m3, m4, m5 : std logic vector(3 downto 0);
48
49
        signal bcd : std logic vector(11 downto 0);
50
51
52
53
       begin
54
55
56
57
           blocol: conversor somador port map(A(3) \Rightarrow '0', A(2) \Rightarrow SW(7), A(1) \Rightarrow SW(6), A(0)
     => SW(5),
58
59
                                     S(3) => m1(3), S(2) => m1(2), S(1) => m1(1), S(0) => m1(0);
60
61
           bloco2 : conversor_somador port map(A(3) \Rightarrow m1(2), A(2) \Rightarrow m1(1), A(1) \Rightarrow m1(0), A(0)
      => SW(4),
62
63
                                     S(3) \Rightarrow m2(3), S(2) \Rightarrow m2(2), S(1) \Rightarrow m2(1), S(0) \Rightarrow m2(0);
64
```

```
Date: March 10, 2020
   6.5
               bloco3 : conversor somador port map(A(3) \Rightarrow m2(2), A(2) \Rightarrow m2(1), A(1) \Rightarrow m2(0), A(0)
          => SW(3),
   66
   67
   68
   69
              bloco4: conversor somador port map(A(3) \Rightarrow '0', A(2) \Rightarrow m1(3), A(1) \Rightarrow m2(3), A(0)
         => m3(3),
   70
   71
   72
   73
              bloco5 : conversor_somador port map(A(3) => m3(2), A(2) => m3(1), A(1) => m3(0), A(0)
          => SW(2),
   74
   75
   76
   77
          => m5(3),
   78
   79
         ));
   80
   81
          => SW(1),
   82
   83
         ));
   84
   85
   86
   87
              bcd(9) \le m4(3);
   88
   89
              bcd(11) <= '0';
   90
   91
              bcd(10) <= '0';
   92
   93
              bcd(0) \le SW(0);
   94
   95
   96
   97
   98
   99
  100
  101
```

end bin bcd;

```
S(3) => m5(3), S(2) => m5(2), S(1) => m5(1), S(0) => m5(0));
bloco6 : conversor somador port map(A(3) \Rightarrow m4(2), A(2) \Rightarrow m4(1), A(1) \Rightarrow m4(0), A(0)
                         S(3) = bcd(8), S(2) = bcd(7), S(1) = bcd(6), S(0) = bcd(5)
bloco7 : conversor_somador port map(A(3) => m5(2), A(2) => m5(1), A(1) => m5(0), A(0)
                         S(3) \Rightarrow bcd(4), S(2) \Rightarrow bcd(3), S(1) \Rightarrow bcd(2), S(0) \Rightarrow bcd(1)
 CENTENA : bcd_display port map(X => bcd(11 downto 8), D => HEX2);
 DEZENA : bcd display port map(X => bcd(7 downto 4), D => HEX1);
 UNIDADE : bcd display port map(X => bcd(3 downto 0), D => HEX0);
```

 $S(3) \Rightarrow m3(3), S(2) \Rightarrow m3(2), S(1) \Rightarrow m3(1), S(0) \Rightarrow m3(0);$ 

S(3) => m4(3), S(2) => m4(2), S(1) => m4(1), S(0) => m4(0);

```
1
      library ieee;
      use ieee.std logic 1164.all;
 2
 4
 5
      entity conversor somador is
 6
 7
        port ( A : in std_logic_vector(3 downto 0);
 8
 9
                 S : out std_logic_vector(3 downto 0));
10
11
12
13
      end conversor somador;
14
15
16
17
      architecture cs of conversor somador is
18
19
          begin
20
21
             S(3) \le A(3) or (A(2)) and A(0) or (A(2)) and A(1);
22
23
             S(2) \le (A(2) \text{ and } (not(A(1))) \text{ and } (not(A(0)))) \text{ or } (A(3) \text{ and } A(0));
24
25
             S(1) \le (A(1) \text{ and } A(0)) \text{ or } (A(3) \text{ and } (not(A(0)))) \text{ or } ((not(A(2))) \text{ and } A(1));
26
27
             S(0) \le ((not(A(3))) \text{ and } (not(A(2))) \text{ and } A(0)) \text{ or } (A(3) \text{ and } (not(A(0)))) \text{ or } (A(2))
      and A(1) and (not(A(0)));
28
29
30
31
       end cs;
```

end display;

```
1
                   library ieee;
                   use ieee.std logic 1164.all;
    2
    3
   4
   5
    6
                   entity bcd display is
   7
   8
                           port( X : in std logic vector(3 downto 0);
   9
10
                                                   D : out std logic vector(0 to 6));
11
12
13
14
                   end bcd display;
15
16
17
18
                   architecture display of bcd display is
19
20
21
22
                           begin
23
24
                                   D(6) \le not(X(1) \text{ or } X(3) \text{ or } ((not(X(2))) \text{ and } (not(X(0)))) \text{ or } (X(2) \text{ and } X(0)));
25
26
                                   D(5) \le not((not(X(2)))) or ((not(X(1)))) and (not(X(0)))) or (X(1)) and (X(0)));
27
28
                                   D(4) \le not((not(X(1))) \text{ or } X(0) \text{ or } X(2));
29
30
                                   D(3) \le not(X(3)) \text{ or } ((not(X(2)))) \text{ and } (not(X(0)))) \text{ or } ((not(X(2)))) \text{ and } X(1)) \text{ or } (X(1))
                   and (not(X(0))) or (X(2)) and (not(X(1))) and X(0));
31
                                   D(2) \leq not(((not(X(2)))) and (not(X(0)))) or (X(1)) and (not(X(0))));
32
33
34
                                   D(1) \le not(X(3)) or ((not(X(1)))) and (not(X(0)))) or (X(2)) and (not(X(1)))) or (X(2))
                   and (not(X(0))));
35
36
                                   D(0) \le not(X(3)) \text{ or } ((not(X(2)))) \text{ and } X(1)) \text{ or } (X(1)) \text{ and } (not(X(0)))) \text{ or } (X(2)) \text{ and } (not(X(1))) \text{ or } (X(1)) \text{ or } (X(1
                     (X(1))));
37
38
39
```

end ckt;

```
1
     library ieee;
     use ieee.std logic 1164.all;
 3
 4
 5
    entity ffd is
 6
 7
     port (clk,D,P,C : in std_logic;
8
9
                    q : out std_logic);
10
11
    end ffd;
12
13
14
15
    architecture ckt of ffd is
16
17
18
19
     signal qS : std_logic;
20
21
22
23
     begin
24
25
       process(clk,P,C)
26
27
          begin
28
29
            if P = '0' then qS <= '1';
30
            elsif C = '0' then qS \le '0';
31
32
33
            elsif clk = '1' and clk'EVENT then qS <= D;</pre>
34
35
             end if;
36
37
       end process;
38
39
        q \ll qS;
40
41
42
```