# UNIVERSIDADE FEDERAL DE MINAS GERAIS DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO INTRODUÇÃO AOS SISTEMAS LÓGICOS

# Laboratório de Hardware 3 Fatoração em Verilog e Máximo Divisor Comum (MDC)

**Grupo 11** Christian Vieira João Pedro Marcus Oliveira

Professor: Antônio Otávio Fernandes Monitor: Omar Vidal Pino

Paula Jeniffer

Belo Horizonte 22 de junho de 2016

# Sumário


1	Obje	etivo das atividades:	1
2	Máx	imo Divisor Comum (MDC) utilizando o Algoritmo de Euclides:	1
3	Fato	ração de inteiro	2
4	Con	clusões	3
5	Refe	rências Bibliográficas	3
Aı		ce A Descrição comum às implementações:	4
		Conversor Binário para $BCD$	4
Apêndice B MDC utilizando o Algoritmo de Euclides			
	B.1	Automatizador de execução: Makefile	5
	B.2	Topo da hierarquia	5
	B.3	Cálculo do $MDC$	6
	B.4	Testbench da implementação	7
Apêndice C Fatoração de inteiro usando divisão sucessiva			8
		Automatizador de execução: Makefile	8
		Topo da hierarquia	9
			10
	C.4	Testbench da implementação	11
Lis	sta de	e Figuras	
	1	Arquitetura para cálculo do $MDC$	1
	2	Hardware alvo: Altera DE2 Board	1
	3	Formas de ondas da implementação da fatoração de inteiros	2
Lis	sta de	e implementações	
	1	Conversor Binário para $BCD$	4
	2	Conversor Hexadecimal para display de 7-segmentos	4
	3	Makefile para automação de execução	5
	4	Topo da hierarquia	5
	5	Cálculo do $MDC$	6
	6	Testbench da implementação	7
	7	Makefile para automação de execução	8
	8	Topo da hierarquia	9
	9		10
	10		11
Lis	sta de	e Tabelas	

### 1 Objetivo das atividades:

O "Laboratório de hardware 3" teve como objetivo o primeiro contato com Lógica Programável utilizando a linguagem de descrição de hardware Verilog. O ambiente de programação utilizado foi o software Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition (Altera, 2016). Após a síntese concluída pela ferramenta, a placa de desenvolvimento Altera DE2 Board (Terasic, 2016) foi utilizada para testes e depuração.

### 2 Máximo Divisor Comum (MDC) utilizando o Algoritmo de Euclides:

Esta atividade consistiu na implementação do Algoritmo de Euclides utilizando a linguagem de descrição de hardware Verilog. Uma vez dado duas entradas (através da manipulação das chaves do kit de desenvolvimento), a saída consiste no MDC dos dois números. Assim como as entradas, o valor da saída é exibido nos displays de 7-segmentos do kit de desenvolvimento. As figuras 1 e 2 abaixo, exibem respectivamente a arquitetura utilizada para cálculo do MCD e o hardware alvo. Diz-se que em matemática, o Algoritmo de Euclides consiste em um método simples e eficiente de






Figura 1 Arquitetura para cálculo do MDC

Figura 2 Hardware alvo: Altera DE2 Board

encontrar um *Máximo Divisor Comum* entre dois números inteiros diferentes de zero. Considera-se o *Algoritmo de Euclides* um dos *algoritmos* mais antigos conhecidos desde que surgiu nos *Livros VII* e X da obra *Elementos de Euclides* aproximadamente em *300 a.C.* A principal vantagem do *Algoritmo de Euclides* consiste no fato de que não é exigido qualquer tipo de fatoração (Wikipedia, 2016a).

O Algoritmo de Euclides implementado foi baseado na versão considerada como sendo original, baseada em subtrações repetidas. Abaixo, segue algoritmo o qual baseou-se a implementação:

```
function gcd(a, b)
  while a != b
    if a > b
        a := a - b;
    else
        b := b - a;
  return a;
```

A implementação do MCD utilizando o Algoritmo de Euclides poderá ser encontrada no apêndice B. Nos apêndices A.1 e A.2, encontram-se as descrições de Conversão de Binário para BCD e do Decodificador Hexadecimal para Display de 7-Segmentos. A seguir, tem-se o automatizador de execução C.1 seguido da descrição do topo da hierarquia B.2, a descrição da engine que efetua o cálculo do MDC através de subtrações sucessivas (utilizando uma máquina de estados finita) B.3

e o *testbench*B.4 para verificação da descrição e geração das formas de onda quando utilizado o ambiente *Icarus Verilog* e *gtkwave*.

# 3 Fatoração de inteiro

O problema da fatoração (ou ainda fatoração de inteiros) consiste em encontrar um divisor não trivial de um número composto. Por exemplo, dado o número 91, o objetivo é encontrar um número tal como 7 que o divida. Se esses inteiros estão restritos a números primos, este processo é chamado de fatoração por números primos (ou ainda fatoração prima). (Wikipedia, 2016b).

O problema computacional que é a fatoração de inteiros para números extremamente grandes tem motivado diversos estudos devido a sua aplicação em sistemas de criptografia. Neste trabalho, a fatoração de inteiros foi realizada através de repetidas extrações de divisão modular, onde os quatro primeiros números primos (caso existam) foram armazenados em um registro para posterior exibição nos displays de 7-segmentos do hardware alvo.

A implementação da fatoração prima utilizando divisão modular poderá ser encontrada no apêndice C. Nos apêndices A.1 e A.2, encontram-se as descrições de Conversão de Binário para BCD e do Decodificador Hexadecimal para Display de 7-Segmentos. A seguir, tem-se o automatizador de execução C.1 seguido da descrição do topo da hierarquia C.2, a descrição da engine que efetua o extrai os quatro primeiros fatores primos utilizando uma máquina de estados finita) C.3 e o testbenchC.4 para verificação da descrição e geração das formas de onda quando utilizado o ambiente Icarus Verilog e gtkwave.




Figura 3 Formas de ondas da implementação da fatoração de inteiros

#### 4 Conclusões

As execuções das atividades previstas (Cálculo do MDC e Fatoração de inteiros) proporcionaram um primeiro contato com a descrição e síntese de hardware utilizando lógica programável, sendo o hardware alvo a placa de desenvolvimento Altera DE2 Board (Terasic, 2016). Desta forma, foi verificado de forma prática os conceitos desenvolvidos ao longo do semestre na disciplina de Introdução aos Sistemas Lógicos.

A quebra do paradigma habitual de programação como sendo uma seqüência linear de execução inicialmente foi difícil de ser conseguida, uma vez que o objetivo da descrição de hardware, como o próprio nome indica, consiste no uso de uma linguagem apropriada (Verilog, VHDL, SystemVerilog, etc) que descreve o comportamento e/ou estrutura de hardware. Dessa maneira, foi um desafio transformar um dado algoritmo em uma estrutura de hardware que pudesse ser descrita utilizando uma linguagem de descrição de hardware (neste trabalho, utilizou-se a linguagem Verilog tanto para descrição quanto para a geração do testbench).

Opcionalmente foi utilizado os pacotes de software livre Icarus Verilog(WILLIAMS, 2016) e gtkwave(BYBELL, 2016) respectivamente para verificação/síntese e visualização das formas de ondas do testbench gerado. Somente após a confirmação do funcionamento esperado das implementações, as mesmas foram sintetizadas e gravadas no hardware alvo utilizando a ferramenta do fabricante (Altera Quartus II v13.0.0) do componente de lógica programável.

A instalação do ambiente de desenvolvimento Altera Quartus II v13.0.0 no O.S. GNU/Linux Ubuntu 14.04 em uma máquina de 64-bits ocorreu sem problemas. Entretanto, o gravador não era detectado quando à placa de desenvolvimento era conectada ao computador. A solução encontrada foi a instalação de um device driver genérico com suporte ao JTAG utilizando como meio a interface USB. Após a instalação do device driver e a configuração da porta USB utilizando o ID identificado com o comando no terminal: lsusb, foi possível a gravação da placa.

O uso dos softwares livres Icarus Verilog e gthwave possibilitaram maior agilidade no processo de desenvolvimento, uma vez que os mesmos eram invocados a partir de um automatizador de execução (utilitário make). Apesar de ser possível tal automação com o software Altera Quartus II, o mesmo não foi realizado devido a necessidade de se conhecer mais o ambiente bem como os comandos necessários para sere invocados quando na execução do utilitário make.

#### 5 Referências Bibliográficas

Altera.  $Quartus\ II\ v13.0.0\ Web\ Edition.$  2016. [Online; acessado em 21/06/2016]. Disponível em: <a href="https://www.altera.com/downloads/download-center.html">https://www.altera.com/downloads/download-center.html</a>>.

BYBELL, T. gtkwave. 2016. [Online; acessado em 23/05/2016]. Disponível em: <a href="https://sourceforge.net/projects/gtkwave/">https://sourceforge.net/projects/gtkwave/</a>.

Terasic. Altera DE2 Board. 2016. [Online; acessado em 21/06/2016]. Disponível em: <a href="https://www.terasic.com.tw/cgi-bin/page/archive.pl?No=30">https://www.terasic.com.tw/cgi-bin/page/archive.pl?No=30</a>.

Wikipedia.  $Euclidean\ Algorithm$ . 2016. [Online; acessado em 21/06/2016]. Disponível em: <a href="https://pt.wikipedia.org/wiki/Algoritmo">https://pt.wikipedia.org/wiki/Algoritmo</a> de Euclides>.

Wikipedia.  $Integer\ factorization$ . 2016. [Online; acessado em 21/06/2016]. Disponível em: <a href="https://en.wikipedia.org/wiki/Integer\_factorization">https://en.wikipedia.org/wiki/Integer\_factorization</a>.

WILLIAMS, S. *Icarus Verilog.* 2016. [Online; acessado em 23/05/2016]. Disponível em: <a href="http://iverilog.icarus.com/>.

# Apêndice A Descrição comum às implementações:

# A.1 Conversor Binário para BCD

```
module bin_to_bcd (
2
        input [7:0] binary,
3
        output reg [3:0] tens,
4
        output reg [3:0] ones
5
     );
6
7
     integer i;
     always @(binary) begin
8
9
        tens = 4'd0;
10
        ones = 4'd0;
11
        for (i = 7; i >= 0; i = i - 1) begin
12
          if(tens >= 5)
13
14
            tens = tens + 3;
          if(ones >= 5)
15
16
            ones = ones + 3;
17
18
          tens = tens << 1;
19
          tens[0] = ones[3];
20
          ones = ones \ll 1;
21
          ones [0] = binary[i];
22
        end
23
     end
24
   endmodule
```

Listagem 1 Conversor Binário para BCD

# A.2 Conversor Hexadecimal para display de 7-segmentos

```
1 module hex_to_7seg(hex_digit, seg);
2 input [3:0] hex digit;
3 output [6:0] seg;
4 reg [6:0] seg;
5
   // seg = \{g, f, e, d, c, b, a\};
   // 0 is on and 1 is off
7
   always @(hex digit)
9
      case (hex digit)
10
       4'h0: seg = 7'b1000000;
       4'h1: seg = 7'b1111001;
11
       4'h2: seg = 7'b0100100;
12
13
       4'h3: seg = 7'b0110000;
       4'h4: seg = 7'b0011001;
14
       4'h5: seg = 7'b0010010;
15
16
       4'h6: seg = 7'b0000010;
       4'h7: seg = 7'b1111000;
17
       4'h8: seg = 7'b00000000;
18
       4'h9: seg = 7'b0011000;
19
       4'ha: seg = 7'b0001000;
20
       4'hb: seg = 7'b0000011;
21
22
       4 \text{'hc}: \text{seg} = 7 \text{'b} 1000110;
23
       4'hd: seg = 7'b0100001;
24
       4'he: seg = 7'b0000110;
       4'hf: seg = 7'b0001110;
25
26
      endcase
```

# Apêndice B MDC utilizando o Algoritmo de Euclides

## B.1 Automatizador de execução: Makefile

```
1 TARGET
             = \gcd
             = gcd_top.v gcd_engine.v bin_to_bcd.v hex_to_7seg.v gcd_tb.v
 2 SOURCE
 3 \text{ IVERILOG} = iverilog
4 VVP
             = vvp
5 WAVE
             = gtkwave
7
   all: $(TARGET).vcd
9
   $(TARGET).vvp : $(SOURCE)
   $(IVERILOG) -o $(TARGET).vvp $(SOURCE)
10
11
   $ (TARGET) . vcd : $ (TARGET) . vvp
12
    (VVP) (TARGET) . vvp
13
14 \#
15
   view: all
    $ (WAVE) $ (TARGET) . vcd
16
17 \#
18
   clean :
    rm *.vvp *.vcd
```

Listagem 3 Makefile para automação de execução

#### B.2 Topo da hierarquia

```
module gcd top (CLOCK 50, SW, done, HEX0, HEX1, HEX2, HEX3, HEX4, HEX5, HEX6,
       HEX7);
2
     input CLOCK 50;
                                                                          / main clock
/ switches
             [17:0]SW;
     input
3
     output [6:0]HEX0, HEX1, HEX2, HEX3, HEX4, HEX5, HEX6, HEX7; // 7-seg disp
4
5
     output done;
6
7
     wire ack;
     wire [3:0] disp [5:0];
8
9
     wire [6:0] disp7[5:0];
     wire [6:0] r old, a xi, b xi;
10
11
     reg rst, req;
12
13
     reg [6:0]r;
     reg [9:0] cnt0 = 0;
14
15
16
     always @(posedge CLOCK 50) begin
17
        if(cnt0 = 10) begin
        rst = 1'b0;
18
        cnt0 = 10;
19
       end else begin
20
21
          rst = 1'b1:
22
        cnt0 = cnt0 + 1;
23
      end
24
25
        if (rst) begin
26
          req = 1'b1;
27
          r = 0;
```

```
28
        end else begin
29
           if (req)
30
             req = 1'b0;
31
           else
32
              if (ack) begin
33
                req = 1'b1;
34
                r = r \text{ old};
35
             end
36
        end
37
      end
38
39
      assign done = ack;
40
41
      // in put a:
      bin to bcd bin to bcd 01(\{1'b0, SW[13:7]\}, disp[5], disp[4]);
42
      \frac{1}{1} hex_to_7seg hex_to_7seg_01(disp[5], disp7[5]); // tens
43
      44
45
      assign HEX6 = SW[13:7] == 0 | | SW[13:7] > 99 ? 7'b0101111 : disp7[4];
46
47
48
      // input b:
      bin to bcd bin_to_bcd_02(\{1'b0, SW[6:0]\}, disp[3], disp[2]);
49
      \begin{array}{lll} & \text{hex\_to\_7seg} & \text{hex\_to\_7seg\_03} \left( \text{ disp} \left[ 3 \right], & \text{disp7} \left[ 3 \right] \right); \ /\!/ \ tens \end{array}
50
51
      hex_to_7seg hex_to_7seg_04(disp[2], disp7[2]); // ones
      \mathbf{assign} \ \ \text{HEX5} = \text{SW}[\,6\!:\!0\,] \ \ = \ \ 0 \ \ || \ \ \text{SW}[\,6\!:\!0\,] \ \ > \ 99 \ \ ? \ \ 7\,\text{`b}00000110 \ \ : \ \ \text{disp7}[\,3\,]\,;
52
      assign HEX4 = SW[6:0] == 0 | SW[6:0] > 99 ? 7'b0101111 : disp7[2];
53
54
55
      // turn off hundred's and thousand's displays:
      assign HEX3 = 7'b11111111;
56
      assign HEX2 = 7'b11111111;
57
58
59
      // output:
60
      bin_to_bcd_bin_to_bcd_03({1'b0, r}, disp[1], disp[0]);
      hex_to_7seg hex_to_7seg_05(disp[1], disp7[1]); // tens
61
      hex_to_7seg hex_to_7seg_06(disp[0], disp7[0]); // ones
62
      assign HEX1 = SW[6:0] = 0 | SW[6:0] > 99 | 
63
                       SW[13:7] = 0 \mid SW[13:7] > 99 ? 7'b0000110 : disp7[1];
64
      assign HEX0 = SW[6:0] == 0 || SW[6:0] > 99 || SW[13:7] == 0 || SW[13:7] > 99 ? 7'b0101111 : disp7[0];
65
66
67
68
      // gcd engine:
      assign a xi = SW[13:7] == 0 ? 1 : SW[13:7];
69
70
      assign b xi = SW[6:0] == 0 ? 1 : SW[6:0];
      gcd engine gcd engine_01(CLOCK_50, rst, req, a_xi, b_xi, ack, r_old);
71
   endmodule
72
                                   Listagem 4 Topo da hierarquia
```

#### B.3 Cálculo do MDC

```
1
  module gcd engine (
2
       input wire clk, reset,
3
       input wire start,
       input wire [6:0] a in, b in,
4
       output wire ready,
5
6
       output reg [6:0]r
7
    );
8
    // symbolic state declaration:
```

```
10
      localparam[1:0]
11
        idle = 2'b01,
12
        op = 2'b10;
13
      // Signal declaration:
14
      reg [1:0] state reg, state next;
15
16
      reg [6:0] swap, a reg, a next, b reg, b next;
17
      // FSMD state and data registers:
18
      always @(posedge clk) begin
19
20
        if(reset) begin
          state_reg = idle;
21
22
          a reg = 0;
          b reg = 0;
23
24
        end else begin
25
          state reg = state next;
26
          a_reg = a_next;
27
          b_reg = b_next;
28
        end
29
      end
30
31
      // Next-state logic and data path functional unit:
      always @(a reg or b reg or state reg) begin
32
33
        a_next = a_reg;
34
        b_next = b_reg;
35
        state next = state reg;
36
        case(state reg)
37
          idle: begin
             if(start) begin
38
               a next = a in;
39
               b next = b in;
40
               \overline{\text{state}}_{\text{next}} = \text{op};
41
42
            end
43
          end
44
          op: begin
             if (a next < b next) begin
45
46
              swap
                     = a next;
              a next = b next;
47
48
               b \text{ next} = swap;
49
            end else if (b_next != 0) begin
50
               a_next = a_next - b_next;
51
            end else begin
52
              r = a next;
               state_next = idle;
53
54
            end
        end
55
56
        endcase
57
58
59
      assign ready = (state reg == idle);
   endmodule
```

Listagem 5 Cálculo do MDC

#### **B.4** Testbench da implementação

```
1
  'timescale 1 \text{ns} / 100 \text{ps}
3 module gcd tb();
```

```
4
      reg clk;
 5
      wire done;
 6
      reg [6:0]i, j;
 7
      wire [6:0] disp [7:0];
 8
      //wire [6:0]y;
 9
10
       initial begin
         clk = 1'b0;
11
         i = 1;
12
13
         j = 1;
14
      end
15
      always begin
16
17
        #1 \text{ clk} = \text{~clk};
18
      end
19
20
      always @(posedge clk) begin
21
         j = j + 1;
22
         if(j > 15) begin
           i = i + 1;
23
24
           j = 1;
            if(i > 15) begin
25
              i = 1;
26
27
              $finish;
28
           end
29
         end
         display("%d %d", i, j);
30
31
      wait (done);
32
      //wait (!done);
33
      end
34
      gcd_top_gcd_top_01(clk, \{i, j\}, done, disp[0], disp[1], disp[2], disp[3],
35
           \operatorname{disp}[4], \operatorname{disp}[5], \operatorname{disp}[6], \operatorname{disp}[7]);
36
37
       initial begin
         $dumpfile("gcd tb.vcd");
38
39
         $dumpvars;
40
      end
    endmodule
41
```

Listagem 6 Testbench da implementação

# Apêndice C Fatoração de inteiro usando divisão sucessiva

# C.1 Automatizador de execução: Makefile

```
1 TARGET
             = fatorador
              = pfact\_top.v pfact\_engine.v bin\_to\_bcd.v hex\_to\_7seg.v \\
2
   #SOURCE
            = fatorador_top.v fatorador_engine.v hex_to_7seg.v bin_to_bcd.v
  SOURCE
3
       testador.v
4 IVERILOG = iverilog
5 VVP
            = vvp
6 WAVE
             = gtkwave
7
8
   all: $(TARGET).vcd
9
10 $ (TARGET) . vvp : $ (SOURCE)
    $(IVERILOG) -o $(TARGET).vvp $(SOURCE)
11
12 \#
```

Listagem 7 Makefile para automação de execução

#### C.2 Topo da hierarquia

```
module fatorador top (CLOCK 50, SW, HEX0, HEX1, HEX2, HEX3, HEX4, HEX5, HEX6,
        HEX7);
2
     input CLOCK 50;
                                                                       // clock
         signal
            [15:0]SW;
                                                                       // value to
3
     input
         factorize
4
     output [6:0] HEX0, HEX1, HEX2, HEX3, HEX4, HEX5, HEX6, HEX7;
         display's
5
6
     wire ack;
     wire [3:0]dd0, dd1, dd2, dd3, dd4, dd5, dd6, dd7;
7
8
     reg rst, req;
9
     integer cnt = 0;
10
     wire [15:0] disp0, disp1, disp2, disp3;
11
     always @(posedge CLOCK 50) begin
12
        if(cnt = 10) begin
13
          rst = 0;
14
          cnt = 10;
15
       end else begin
16
17
          rst = 1;
18
          cnt = cnt + 1;
19
       \mathbf{end}
20
        if(rst) begin
21
22
          req = 1;
23
        end else begin
24
          if(req)
25
            req = 0;
26
27
            if(ack) begin
28
              req = 1;
29
            end
30
        end
31
   */
32
     end
33
34
     //assign\ ready = ack;
35
     fatorador_engine fatorador_engine_00(CLOCK_50, rst, req, SW, ack, disp0,
         disp1, disp2, disp3);
36
     bin to bcd bin to bcd 01(disp0, dd1, dd0);
37
                                                // tens
     hex_to_7seg_tex_to_7seg_00(dd0, HEX0);
38
39
     hex_to_7seg hex_to_7seg_01(dd1, HEX1);
                                                  // ones
40
41
     bin to bcd bin to bcd 02(disp1, dd3, dd2);
```

```
42
       hex_to_7seg hex_to_7seg_02(dd2, HEX2);
                                                                // tens
43
       hex_to_7seg_hex_to_7seg_03(dd3, HEX3);
                                                                // ones
44
       bin to bcd bin to bcd 03(disp2, dd5, dd4);
45
       hex to 7seg hex to 7seg 04(dd4, HEX4);
                                                                // tens
46
                                                                // ones
47
       hex to 7seg hex to 7seg 05(dd5, HEX5);
48
       bin\_to\_bcd \ bin\_to\_bcd\_04 (\, disp3 \; , \; \, dd7 \, , \, \, dd6) \; ;
49
       \label{eq:condition} \begin{array}{ll} \text{hex\_to\_7seg\_06} \, (\, \text{dd6} \, , \;\; \text{HEX6}) \, ; \end{array}
50
                                                                // tens
       hex to 7seg hex to 7seg 07(dd7, HEX7);
51
                                                                 // ones
52
    end module \\
```

Listagem 8 Topo da hierarquia

#### C.3 Cálculo da fatoracao de inteiro usando divisao sucessiva

```
module fatorador engine (
        input clk , reset ,
2
        input start,
3
4
        input [15:0] in,
5
        output wire ready,
        output reg [15:0] out0,
6
        output reg [15:0] out1,
7
        output reg [15:0] out2,
8
9
        output reg [15:0] out3
10
11
12
      // symbolic state declaration:
     localparam [2:0]
13
14
        idle = 2'b01,
        op = 2'b10;
15
16
17
     // signal declaration:
18
     reg [1:0] state reg, state next = idle;
19
     reg [3:0] idx;
20
     reg [15:0]i, i_reg, i_next, i_mod, mod_next, primes_buff[3:0];
     // FSMD state and data registers:
21
     always @(posedge clk) begin
22
23
        if(reset) begin
24
          state_reg = idle;
25
          i_reg = 0;
26
        end else begin
27
          state reg = state next;
          i reg = i next;
29
         i \mod = \mod \text{next};
30
        end
31
     \mathbf{end}
32
33
     always @(i_reg or i) begin
        mod_next = i_reg \% i;
34
35
     end
36
37
      // Next-state logic and data path functional unit:
     always @(in or i reg or i mod or state reg) begin
38
39
        i_next = i_reg;
        state_next = state_reg;
40
41
        mod next = i mod;
42
        case (state reg)
43
          idle: begin
```

```
44
            i = 2;
45
            i_next = in;
46
            state_next = op;
             for(idx = 0; idx < 4; idx = idx + 1) begin
47
               primes buff[idx] = 88;
48
49
            end
            idx = 0;
50
51
          end
52
53
          op: begin
54
             if (i next > 1) begin
55
               if(i \text{ next}\%i = 0) begin
                 i_next = i_next / i;
56
57
                 if(idx > 0) begin
                   if(primes_buff[idx - 1] != i) begin
58
59
                     primes_buff[idx] = i;
60
                     idx = idx + 1;
61
                   end
62
                 end else begin
63
                   primes buff[idx] = i;
                   idx \,=\, idx \,+\, 1;
64
65
                 end
               end else begin
66
67
                 i = i + 1;
               end
68
            end else begin
69
70
               out0 = primes buff[0];
71
               out1 = primes buff[1];
               out2 = primes_buff[2];
72
               out3 = primes buff[3];
73
               state next = idle;
74
75
            end
76
          end
77
        endcase
78
      end
   endmodule
```

Listagem 9 Cálculo da fatoracao de inteiro usando divisao sucessiva

#### C.4 Testbench da implementação

```
1
   'timescale 1 \text{ns} / 100 \text{ps}
2
   /* Module to test your module fatorador */
4
   module testador();
5
      // clock signal
6
7
      reg clock;
8
      // number value tu be factorize
9
     reg [15:0] value;
10
11
      wire [6:0] hex0, hex1, hex2, hex3, hex4, hex5, hex6, hex7;
12
13
      // temp. values to print output
     reg[6:0] ohex0, ohex1, ohex2, ohex3, ohex4, ohex5, ohex6, ohex7;
14
15
16
     always
17
18
      begin
```

```
19
      # 10 clock = ~clock; // clock frequency 10
20
     end
21
22
     always @(hex0, hex1, hex2, hex3, hex4, hex5, hex6, hex7) begin
23
        // task display used to convert to digit
24
        display(hex0, ohex0);
25
        display(hex1, ohex1);
        display (hex2, ohex2);
26
27
        display (hex3, ohex3);
28
        display (hex4, ohex4);
29
        display (hex5, ohex5);
30
        display (hex6, ohex6);
31
        display (hex7, ohex7);
32
33
          \$display:
34
          This command prints a message on the screen when executed.
35
          You can add a list of variables. The message must be declared in
              quotation marks (""),
          followed by the list of variables to be printed and the format.
36
37
           At the end of the message a carriage return is entered.
                     if ohex1 = 0, ohex0=5
38
          Ex:
                    $display("fator 1:", ohex1, ohex0);
39
40
          output:
41
                        factor 1 : 0 5
42
        */
        $display("fator 1:",ohex1,ohex0);
43
        $display("fator 2:",ohex3,ohex2);
44
        $display("fator 3:",ohex5,ohex4);
45
        $display("fator 4:", ohex7, ohex6);
46
47
     end
48
49
                                               display
50
    Task to convert temp in to number in ten base (temp_out)
51
52
53
     task display;
     input [7:0] temp in;
                               //input
54
                               // output (digit)
55
     output [7:0] temp out;
56
     begin
       case(temp_in)
57
58
        7'b1000000: temp_out = 0;
59
        7'b1111001: temp out = 1;
60
        7'b0100100: temp out = 2;
        7'b0110000: temp out = 3;
61
        7'b0011001: temp_out = 4;
62
        7'b0010010: temp out = 5;
63
64
        7'b0000010: temp out = 6;
65
        7'b1111000: temp out = 7;
66
        7'b00000000: temp out = 8;
        7'b0010000: temp out = 9;
67
68
        default: temp out = -1;
69
       endcase
70
     end
71
72
     endtask
73
                                                          --- end task
74
     initial begin
75
        clock = 0;
```

```
76
         value = 350;
                          // number to factorize
77
         \#1000;
78
         value = 210;
                          // number to factorize
79
         \#1000;
80
         value =
                  11;
                          // number to factorize
81
         \#1000;
82
                   85;
                          // number to factorize
         value =
83
         \#1000
84
         value =
                   5;
                          // number to factorize
85
         \#1000
86
         value =
                   125;
                           // number to factorize
87
         \#1000
88
                            // number to factorize
         value =
                   115;
89
         \#1000
                          // number to factorize
90
         value =
                   3;
91
         \#1000
92
93
         $finish;
                    // number to finish simulation
94
      end
95
      // module test
96
97
       fatorador_top f(clock, value, hex0, hex1, hex2, hex3, hex4, hex5, hex6,
          hex7);
98
99
       initial begin
         $dumpfile("fatorador wave.vcd");
100
101
         $dumpvars;
102
      end
103
104
    value = 350
105
106
    350 = 2 * 5^2 * 7
107
108
    VSIM 11 >run
109 \# fator 1:
110 # fator 2:
                     5
111 # fator 3:
                     7
112 \# fator 4:
113
114 OUTPUT EXAMPLES
115
116 \quad value = 210
117 \quad 210 = 2 * 3* 5* 7
118
119 \quad VSIM \quad 11 > run
120 \# fator 1: 0
    \# fator 2:
121
                 0
                    3
122 \# fator 3:
                     5
123
    \# fator 4: 0
124
125 //-
    value = 85
126
    85 = 5 * 17
127
128
129 \quad VSIM \quad 11 > run
130
    \# fator 1: 0
                     5
131 \# fator 2:
                     \gamma
                 1
132 # fator 3: 8
```

Listagem 10  $\mathit{Testbench}$  da implementação