


Chương 2. Các phần tử logic cơ bản và mạch thực hiện

<http://cnpmk51-bkhn.org>

51

2.1 Mạch Hoặc, mạch Và dùng điôt



$U_1, U_2 = 0$ hoặc E vôn

$U_1 \Leftrightarrow A, U_2 \Leftrightarrow B, U_Y \Leftrightarrow F(A, B)$

$0V \Leftrightarrow 0, EV \Leftrightarrow 1$

Bảng thật hàm Hoặc 2 biến →

| U_1 | U_2 | U_Y |
|-------|-------|-------|
| 0 | 0 | 0 |
| 0 | E | E |
| E | 0 | E |
| E | E | E |


| A | B | F |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |

<http://cnpmk51-bkhn.org>

52

2.1. Mạch Và, mạch Hoặc dùng điôt

$U_1, U_2 = 0$
hoặc E vôn



$U_1 \Leftrightarrow A, U_2 \Leftrightarrow B, U_v \Leftrightarrow F(A, B)$

$0v \Leftrightarrow 0, Ev \Leftrightarrow 1$

Bảng thật hàm Và 2 biến →

| U_1 | U_2 | U_v |
|-------|-------|-------|
| 0 | 0 | 0 |
| 0 | E | 0 |
| E | 0 | 0 |
| E | E | E |


| A | B | F |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |

<http://cnpmk51-bkhn.org>

53

2.2. Mạch Đảo dùng tranzixto

- Tranzixto là dụng cụ bán dẫn, có 2 kiểu: NPN và PNP




$$I_e = I_b + I_c, I_e \text{ và } I_c \gg I_b$$

- Tranzixto thường dùng để khuếch đại. Còn trong mạch logic, tranzixto làm việc ở chế độ khóa, tức có 2 trạng thái: Tắt ($I_c = 0, U_{cemax}$), Thông (có thể bão hòa): $I_{cmax}, U_{ce} = 0$

<http://cnpmk51-bkhn.org>

54

2.2. Mạch Đảo dùng tranzixto



$U_e = 0$ hoặc E vôn

$U_e \Leftrightarrow A, U_v \Leftrightarrow F(A)$

$0v \Leftrightarrow 0, Ev \Leftrightarrow 1$

Bảng thật hàm Phủ định →

| U_e | U_v |
|-------|-------|
| 0 | E |
| E | 0 |

| A | F(A) |
|---|------|
| 0 | 1 |
| 1 | 0 |

<http://cnpmk51-bkhn.org>


55

2.3. Các mạch tích hợp số

Mạch tích hợp (IC): Integrated Circuits

Mạch rời rạc
Mạch tích hợp

- tương tự : làm việc với tín hiệu tương tự
- số : làm việc với tín hiệu chỉ có 2 mức



<http://cnpmk51-bkhn.org>

56

2.3. Các mạch tích hợp số

Phân loại theo số tranzito chứa trên một IC

| | |
|---|------------------|
| SSI Small Scale Integration (Mạch tích hợp cỡ nhỏ) | $n < 10$ |
| MSI Medium Scale Integration (Mạch tích hợp cỡ trung bình) | $n = 10..100$ |
| LSI Large Scale Integration (Mạch tích hợp cỡ lớn) | $n = 100..1000$ |
| VLSI Very Large Scale Integration (Mạch tích hợp cỡ rất lớn) | $n = 10^3..10^6$ |

<http://cnpmk51-bkhn.org>

57

2.3. Các mạch tích hợp số

Phân loại theo bản chất linh kiện được sử dụng

Sử dụng tranzito lưỡng cực:

- ✓ RTL (Resistor Transistor Logic)
- ✓ DTL (Diode Transistor Logic)
- ✓ TTL (Transistor Transistor Logic)
- ✓ ECL (Emitter Coupled Logic)



Sử dụng tranzito trường


(FET: Field Effect Transistor):

- ✓ MOS (Metal Oxide Semiconductor) NMOS – PMOS
- ✓ CMOS (Complementary Metal Oxide Semiconductor)

<http://cnpmk51-bkhn.org>

58

Welcome to the World of TI Logic



Investment levels for **new products** are at an all-time high, while end-equipment requirements are accelerating new product introduction.

TI remains committed to be the last supplier in the older families.

<http://cnpmk51-bkhn.org>




2.3. Các mạch tích hợp số

Một số đặc tính của các mạch tích hợp số

Đặc tính điện

- Các mức logic.

Ví dụ: Họ TTL



<http://cnpmk51-bkhn.org>


60

2.3. Các mạch tích hợp số

□ Một số đặc tính của các mạch tích hợp số

❖ Đặc tính điện

- Thời gian truyền: gồm
- ✓ Thời gian trễ của thông tin ở đầu ra so với đầu vào



Thời gian trễ trung bình được đánh giá:
 $T_{tb} = (T_{LH} + T_{HL})/2$

<http://cnpmk51-bkhn.org>


61

2.3. Các mạch tích hợp số

□ Một số đặc tính của các mạch tích hợp số

❖ Đặc tính điện

- Thời gian truyền:
- ✓ Thời gian cần thiết để tín hiệu chuyển biến từ mức 0 lên mức 1 (sườn dương), hay từ mức 1 về mức 0 (sườn âm)



t_R : thời gian thiết lập sườn dương (sườn lên)
 t_F : thời gian thiết lập sườn âm (sườn xuống)

<http://cnpmk51-bkhn.org>


62

2.3. Các mạch tích hợp số

□ Một số đặc tính của các mạch tích hợp số

❖ Đặc tính điện

- Công suất tiêu thụ ở chế độ động:



<http://cnpmk51-bkhn.org>


63

2.3. Các mạch tích hợp số

□ Một số đặc tính của các mạch tích hợp số

❖ Đặc tính cơ

- * DIL (Dual In Line): số chân từ 8 đến 64.



<http://cnpmk51-bkhn.org>

64

2.3. Các mạch tích hợp số


❑ Một số đặc tính của các mạch tích hợp số

❖ **Đặc tính cơ**

* SIL (Single In Line)



* Vỏ hình vuông



<http://cnpmk51-bkhn.org>



65

2.3. Các mạch tích hợp số

❑ Một số đặc tính của các mạch tích hợp số

❖ **Đặc tính cơ**

* Vỏ hình vuông




<http://cnpmk51-bkhn.org>


66

2.4. Ký hiệu các phần tử logic cơ bản


Đảo




Và



Và-Đảo (NAND)



Hoặc




<http://cnpmk51-bkhn.org>


67

2.4. Ký hiệu các phần tử logic cơ bản

Hoặc-Đảo (NOR)



Hoặc mở rộng (XOR)



| AB | F |
|----|---|
| 00 | 0 |
| 01 | 1 |
| 10 | 1 |
| 11 | 0 |

<http://cnpmk51-bkhn.org>

68