

 TRƯỜNG ĐH BÁCH KHOA – ĐHQG-HCM KHOA KH&KT MÁY TÍNH	THI GIỮA KỲ		Học kỳ/năm học	1	2023-2024
			Ngày thi		17/10/2023
	Môn học	Kiến trúc Máy tính			
	Mã môn học	CO2007			
	Thời lượng	70 phút	Mã đề	2303	
<u>Ghi chú:</u> - Sinh viên KHÔNG được sử dụng tài liệu (ngoại trừ 01 tờ A4 viết tay). - Nộp lại đề thi cùng với bài làm.					

Câu 1: (L.O.2) Chọn phát biểu SAI

- A. Kiến trúc RISC tập trung vào phần cứng, CISC tập trung vào phần mềm.
- B. Các trình biên dịch phải sử dụng các thanh ghi cho các biến càng nhiều càng tốt.
- C. Toán hạng thanh ghi tuân thủ quy tắc thiết kế “nhỏ hơn là nhanh hơn” trong kiến trúc tập lệnh.
- D. Việc lựa chọn ngôn ngữ lập trình khi xây dựng ứng dụng KHÔNG ảnh hưởng đến tốc độ của ứng dụng**

Câu 2. (L.O.2) Chọn phát biểu ĐÚNG:

- A. Máy A có CPI trung bình nhỏ hơn máy B thì máy A luôn có performance tốt hơn máy B.
- B. Một trong những nguyên nhân chính cho xu hướng phát triển Multicores là vì vấn đề "Power Wall".**
- C. Phần mềm ứng dụng không thể viết được bằng hợp ngữ (assembly language).
- D. Tất cả A, B, C đều đúng.

Câu 3. (L.O.2) Chọn phát biểu SAI:

- A. Khi Fetch lệnh, lệnh chưa được Decode và thực thi thì lúc đó PC luôn tăng so với trước khi Fetch lệnh
- B. Lệnh được Fetch luôn cần được Decode để có thể thực thi
- C. Lệnh được Fetch từ Instruction Memory là lệnh đang ở dạng mã hóa của machine code.
- D. Khi Fetch lệnh, và lệnh đã được thực thi xong thì lúc đó PC luôn tăng so với trước khi lệnh được Fetch và thực thi**

Thông tin sau dùng chung từ câu 4 đến câu 8.

Một máy tính X có tập lệnh gồm 4 loại lệnh A, B, C, D lần lượt có CPI là 1, 1.5, 2.0, 1. Một chương trình P sau khi thực thi ở máy tính X, tạo ra số lệnh tương ứng với loại lệnh A, B, C, D lần lượt là 500, 1000, 1200, 1500. Máy X có tần số hoạt động là 2GHz.

Câu 4. (L.O.1.1) Tính CPI trung bình cho máy tính X ở trên:

- A. ≈ 1.38 .
- B. ≈ 1.40 .**
- C. ≈ 1.84 .
- D. ≈ 2.01 .

Câu 5: (L.O.1.1) Tính thời gian thực thi tại CPU (CPU time) của P trên máy X:

- A. 11.80 μsec .
- B. 2.10 μsec .
- C. 2.95 μsec .**
- D. 8.40 μsec .

Câu 6: (L.O.1.1) Nhà sản xuất Compiler có phiên bản nâng cấp làm quá trình dịch P trên máy X thay đổi số lệnh A, B, C, D lần lượt là: 500, 1000, 1000, 1250. Tính Speed up của hệ thống:

- A. ≈ 1.12 .**
- B. ≈ 1.21 .
- C. ≈ 1.32 .
- D. ≈ 1.30 .

Câu 7: (L.O.1.1) Hãy tính CPI của loại lệnh C bằng bao nhiêu (thay đổi CPI của loại lệnh C) để đạt được speed up = 1.25 ?

- A. ≈ 1.00 .
- B. ≈ 1.02 .**
- C. ≈ 1.25 .
- D. ≈ 2.36 .

Câu 8: (LO.1.1) Biết chỉ được cải tiến 2 loại lệnh bất kỳ. Xác định giới hạn của việc cải tiến đó

- A. ≈ 1.58 .
- B. ≈ 2.03 .
- C. ≈ 2.46 .
- D. ≈ 2.95 .**

Câu 9: (L.O.2.1) Cho đoạn lệnh sau

addi \$s0, \$zero, 0xFFFF

lui \$s0, 5678

ori \$s0, \$s0, 123

Thanh ghi \$s0 có kết quả là

- A. 0x162E0402.**
- B. 0x162EFFFF.
- C. 0x4D2162E.
- D. 0xFFFF04D2.

Câu 10. (L.O.2.1) Chọn câu trả lời ĐÚNG

- A. Thanh ghi \$zero có thể được thay đổi giá trị bằng lệnh trong chương trình (người dùng chủ động gán giá trị cho \$zero).
- B. Thanh ghi \$ra có thể được thay đổi giá trị bằng lệnh trong chương trình (người dùng chủ động gán giá trị cho \$ra).
- C. PC là 1 thanh ghi trong tập 32 thanh ghi có đánh chỉ số của MIPS 32 Bits.
- D. Tất cả A, B, C đều đúng.

Câu 11. (L.O.2) Chọn phát biểu ĐÚNG:

- A. Tập lệnh trên các máy tính khác nhau của 1 hãng sản xuất là như nhau.
- B. Máy tính khác nhau có tập lệnh khác nhau, có thể có nhiều điểm giống nhau
- C. Tập lệnh do một người, tổ chức bất kỳ phát triển mà không quan tâm đến kết cấu phần cứng của kiến trúc máy tính
- D. Tất cả A, B, C đều đúng.

Câu 12. (L.O.1.2) Điều này sau đây xảy ra sẽ tăng hiệu suất CPU.

- A. Tăng CPI, giảm tần số.
- B. Tăng CPI, tăng số lệnh.
- C. Tăng tần số, tăng số lệnh.
- D. Giảm CPI, tăng tần số.

Thông tin sau dùng chung từ câu 13 đến câu 15.

Thực thi đoạn code hợp ngữ MIPS như bên dưới

```
.data #data import
var_A: .word 17, 10, 2023
var_B: .byte 50
.text #code segment
la      $s0, var_A
la      $s1, var_B
lb      $s2, 11($s0)
lb      $s3, 0($s1)
add     $t1, $s2, $s3
sw      $t1, 0($s1)
lb      $s4, 0($s1)
```

Biết vùng .data bắt đầu tại địa chỉ là 0x40000000

Câu 13: (L.O.2.1) Giá trị thanh ghi \$s1 là bao nhiêu

- A. 0x40000004. B. 0x40000008. C. 0x4000000c. D. 0x40000012.

Câu 14: (L.O.2.1) Giá trị thanh ghi \$s2 là bao nhiêu

- A. -25. B. 0. C. 50. D. 231.

Câu 15: (L.O.2.1) Giá trị thanh ghi \$s4 là bao nhiêu

- A. 0. B. 50. C. 281 D. 25.

Thông tin sau dùng chung từ câu 16 đến câu 17.

Thực thi đoạn code hợp ngữ MIPS như bên dưới

```
add     $t0, $0, $0
addi    $t1, $0, 10
abc:    add     $s0, $s0, $t0
        beq     $t0, $t1, def
        addi    $t1, $t0, 1
        j       abc
def:
```

Câu 16: (L.O.1.1) Biết máy tính MIPS có tần số là 200MHz, mỗi lệnh hợp ngữ trên tương đương với một lệnh hợp ngữ chuẩn, CPI bằng 1. CPU Time của đoạn hợp ngữ trên có giá trị bằng:

- A. 0.22 μ sec. B. 0.225 μ sec. C. 44 μ sec. D. 45 μ sec.

Câu 17: (L.O.2.2) Mã máy lệnh **j** `abc` sẽ thay đổi thế nào khi thay đổi vị trí lệnh **j** `abc` ?

- A. Luôn không đổi. B. Luôn thay đổi. C. Chưa xác định. D. Cả A, B, C đều sai.

Thông tin sau dùng chung từ câu 18 đến câu 21.

Loop:

```

bgt    $t0, $s0, Exit
mul     $s2, $t0, 2
addi    $s2, $s2, 2
add     $s1, $s1, $s2
addi    $t0, $t0, 1
j       Loop

```

Exit:

Câu 18: (L.O.2.1) Biết ban đầu $\$t0 = 0$, $\$s0 = 10$, $\$s1 = 0$, $\$s2 = 0$. Giá trị của thanh ghi $\$s1$ sau khi kết thúc đoạn lệnh trên bằng:

- A. 0. B. 112. C. 121. D. 132.

Câu 19: Biết rằng lệnh **bgt** là một lệnh giả (Pseudo-instructions) được thực hiện bởi hai lệnh chuẩn (Basic Instruction) của tập lệnh MIPS 32-bits. Hãy cho biết nhóm 2 lệnh chuẩn nào sau đây được assembler sử dụng có thể thay thế cho **bgt** trên:

- A. **slt** $\$t1, \$s0, \$t0$; **bne** $\$t1, \$zero, Exit$.
 B. **slt** $\$t1, \$s0, \$t0$; **beq** $\$t1, \$zero, Exit$.
 C. **slt** $\$t1, \$t0, \$t0$; **bne** $\$t1, \$zero, Exit$.
 D. **slt** $\$t1, \$t0, \$t0$; **beq** $\$t1, \$zero, Exit$.

Câu 20: (L.O.2.1) Biết rằng câu lệnh **mul** trong đoạn lệnh trên có 1 Constant trong tham số của câu lệnh là loại lệnh giả (Pseudo-instructions). Lệnh chuẩn **mul** chỉ hỗ trợ dạng 3 toán hạng đều là thanh ghi. Lệnh **mul** trong đoạn lệnh trên sẽ được thay thế bằng 2 lệnh chuẩn là **addi** và **mul**. (3 thanh ghi). Sau khi biên dịch (toàn bộ source code đã chuyển về dạng lệnh chuẩn), hãy xác định giá trị trường **Exit** (**Exit** chính là trường constant/address) sau khi đã thay thế câu lệnh **bgt** bằng câu lệnh **slt** và **bne/beq** ở trên?

- A. 0x0002. B. 0x0004. C. 0x0006. D. 0x0008.

Câu 21: (L.O.2.2) Biểu diễn lệnh **j** `Loop` trong đoạn chương trình ở dạng machine code sau khi dịch chuyển toàn bộ code về dạng MIPS chuẩn với địa chỉ bắt đầu của đoạn code trên là 0x00400010.

- A. 0x08100002. B. 0x08100004. C. 0x08100006. D. 0x08100008.

Câu 22. (L.O.2.1) Chọn phát biểu ĐÚNG:

- A. Lệnh **sll** $\$s0, \$s0, 2$ tương đương với $\$s0 = \$s0 * 4$ khi $\$s0$ là số âm và các bit 1 (từ bit số 0 đến bit 30) không bị mất đi khi dịch trái logic.
 B. Lệnh **sll** $\$s0, \$s0, 2$ tương đương với $\$s0 = \$s0 * 4$ khi $\$s0$ là số nguyên không âm.
 C. Lệnh **sll** $\$s0, \$s0, 2$ tương đương với $\$s0 = \$s0 / 4$ khi $\$s0$ là số nguyên không âm.
 D. Tất cả A, B, C đều sai

Câu 23. (L.O.2.1) Biết **func_xyz** (x, y, z) là hàm không-phải-hàm-lá (non-leaf function) trong ngôn ngữ lập trình C. Trong hàm **func_xyz** (x, y, z) khai báo 10 biến số nguyên (1 số nguyên 4 bytes). Xác định kích thước tối thiểu mà vùng stack dùng khi hàm trên được thực thi

- A. 4 bytes B. 40 bytes C. 44 bytes D. 48 bytes

Câu 24. (L.O.2) Chọn phát biểu ĐÚNG.

A. Khi Dịch từ ngôn ngữ cấp cao sang hợp ngữ MIPS, thì hợp ngữ dịch được là duy nhất

B. Khi Dịch từ ngôn ngữ cấp cao sang hợp ngữ MIPS, thì hợp ngữ dịch được có thể khác nhau

C. Không thể dịch từ ngôn ngữ MIPS ngược về ngôn ngữ cấp cao

D. Không thể dịch ngược từ mà máy về lại thành ngôn ngữ cấp cao

Câu 25: (L.O.2) Giả sử PC (Program counter) = $0x4000CA20$, chỉ dùng 1 lệnh MIPS chuẩn nào sau đây để PC tiếp theo có thể đến vị trí $0x5000CA20$?

A. **beq** \$t1, \$t1, abc.

B. **j** abc.

C. **jr** \$ra.

D. Cả B và C đều đúng.

Câu 26: (L.O.2) Giả sử vùng nhớ dữ liệu (.data) bắt đầu từ địa chỉ $0x2000_0000$ đến $0x2020_0000$ (dấu gạch dưới không có ảnh hưởng nào, nó giúp dễ đọc số hơn). Xác định số phần tử nguyên (cho số nguyên = 4 bytes) tối đa chứa trong vùng dữ liệu (.data) ?

A. Không có giới hạn tối đa, vì bộ nhớ có thể mở rộng.

B. 2^{30} phần tử

C. 50000 phần tử

D. 524288 phần tử.

Câu 27: (L.O.2.1) Cho lệnh MIPS sau **xori** \$s1, \$s0, $0xFFFF$. Biết $\$s0 = 0xCA2023$. Giá trị thanh ghi \$s1 là.

A. $0xCADFDC$.

B. $0xCAFFFF$.

C. $0xFF35DFDC$.

D. $0xFFFFFFFF$.

Câu 28: (L.O.2.1) Biết \$s0 có giá trị bằng địa chỉ nền (base address) của mảng số nguyên A. Khi dùng lệnh **lw** sử dụng \$s0 làm địa chỉ nền để truy xuất phần tử $A[X]$. Xác định giá trị index X lớn nhất mà lệnh lw có thể truy xuất ?

A. 8192.

B. 16384.

C. 32768.

D. 65536

Câu 29: (L.O.2.1) Lệnh nào sau đây thuộc kiểu J ?

A. **beq** \$t1, \$t2, abc.

B. **beq** \$t1, \$t2, abc.

C. **jal** abc.

D. **jr** \$ra.

Câu 30: (L.O.2.1) Khi chuyển lệnh trong ngôn ngữ C là $A[0] = A[1] + A[2] + 5$; về hợp ngữ MIPS. Biết A là mảng số nguyên, thanh ghi \$s0 có giá trị bằng địa chỉ nền của mảng A. Xác định số lệnh MIPS tối thiểu tương đương với biểu thức trên ?

A. 4.

B. 5.

C. 6.

D. 7

Câu 31: (L.O.2) Khi tăng số lượng thanh ghi trong máy MIPS, thì trường nào sau đây KHÔNG bị ảnh hưởng ?

A. Các trường thanh ghi: Rs, Rt, Rd

B. Trường 26-bit address.

C. Trường shamt (shift amount)

D. Trường function.

Câu 32: (L.O.2) Đối với các kiểu lệnh hiện tại, số lệnh MIPS chuẩn tối đa có thể có là:

A. 64 lệnh.

B. 32 lệnh.

C. 128 lệnh.

D. 4096 lệnh.

----- Đề kiểm tra gồm 32 câu hỏi trên 4 trang giấy -----