



Homework No. 3



Created By Eliran Abdu







מבוא ל-VLSI ומעגלים משולבים (VLSI ומעגלים עבודה מספר 3 עבודה מספר 3 תא זיכרון מבוסס 6T SRAM ומערך תאי זיכרון.

פרמטרים לביצוע תרגילים:

על מנת שניתן יהיה לוודא שכל זוג ביצע את התרגילים בעצמו ובזמן, יעשה שימוש במספר הקבוצה שלכם לקבוע פרמטר. <u>מעתה, נקרא למספר הקבוצה G</u>. נא לציין את מספר הקבוצה בגדול בראש העבודה.

קבוצות עם מספר זוגי ידגמו אותות בעליית שעון ואלו עם מספר אי-זוגי ידגמו בירידת שעון.

מספר הערות להגשת העבודות בקורס:

- 1. יש לצרף שרטוטים וסכמות של המעגלים + Testbench.
- 2. יש לצרף סימולציות וגרפים כולל הסבר קצר והגיוני עבור כל גרף. על הגרפים להיות קריאים וברורים. איור כהה/לא ברור/מועתק וכו' ייחשב כ-0 עבור השאלה!
 - יש לשנות את עובי וצבע העקומות בגרפים כדי שיבלטו בתמונות.
- ADEXL- יש לעשות צילום מסך של ה-ADEXL. במידה ונעשו סימולציות באמצעות שימוש במחשבון (expression) יש לעשות צילום מסך של ה-4.5.1 בקובץ עם התוצאות ולא רק לכתוב את התוצאה בוורד, כלומר יש להראות את הפונקציה (ראו סעיף 4.5.1 בקובץ הדרכה מס' 1).
- 4. במידה וצריך לעשות LAYOUT, יש לצרף תמונה של כל תא, להראות שעברתם DRC,LVS,PEX, לכל תא.
- יש להציג תוצאות של סימולציות לאחר פרזיטיקה והשוואה לפני ואחרי (ריכוז התוצאות בטבלה מסודרת).
 - 6. יש לכתוב באופן מפורש חישובים ונוסחאות במידה ויש חישובים מתמטיים.
- 7. יש להסביר כל תוצאה שקיבלתם בצורה מדויקת ככל הניתן ע"י פיתוחים מתמטיים שנלמדו בקורס זה או בקורסים קודמים.

יש לתעד כל שלב שאתם עושים במהלך העבודה, וזאת על מנת להציג את העבודה בצורה האיכותית ביותר עם רמת הבנה נדרשת.

הדוח לא צריך להיות סתם אוסף של תמונות, אלא עליו להיות נקי, מאורגן ומסודר היטב לפי שלבים בעבודה ומלווה בהסברים מתאימים על מנת להראות שיישמתם ולמדתם מהעבודה.


כמו כן, הדף הראשון בדוח יהיה נקי ויכלול רק את שם ומספר המטלה, שמות בני הזוג + מס ת"ז, מספר קבוצה ותאריך ההגשה.

בהצלחה!




<u> 16T SRAM רקע תאורטי – תא זיכרון מבוסס</u>

המפתח בהבנת אופן הפעולה של תא SRAM בעל 6 טרנזיסטורים (איור 1) הוא איך להבדיל בין פעולת הקריאה והכתיבה. מכיוון שישנו רק קו (Word Line (WL אחד, הוא חייב להיות ב-"1" לוגי הן עבור Bit Line (BL)-, שני קווי במצב שני קווי בסיסי בין 2 פעולות אלו הוא במצב שני קווי ה-Bit Line (BL), $.ar{b}$ -כלומר קווים b ו




איור 1 - מבנה של תא AT SRAM.

עבור מצב קריאה (איור 2) שני קווי ה-BL נטענים ל- V_{DD} . שימו לב שערך לוגי גבוה של קווים אלו אינו משנה את הערכים האגורים בתא (צמתים q, \overline{q} ולכן התא עצמו הוא שימשוך למטה את אחד מהקווים האלה.




.6T SRAM איור 2 – פעולת קריאה עבור תא זיכרון מבוסס


עבור מצב כתיבה (איור 3) אחד מקווי ה-BL מאולץ ל-GND כאשר השני נשאר ב- V_{DD} . המתח הנמוך של אחד מקווים אלו גובר על טרנזיסטור ה-PMOS בתא ובכך מאפשר את פעולת הכתיבה בתא הזיכרון. V_{DD} - ל-Dו ו-D ו-D ל-און אילוץ שכתיב ניתן לראות שכתיבה של "1" לוגי בתא הזיכרון מתאפשרת ע"י אילוץ ל



.6T SRAM איור 3 – פעולת כתיבה עבור תא זיכרון מבוסס







מימוש תא זיכרון מבוסס 6T SRAM


1. מדידות SNR של תא זיכרון 6T SRAM במצבים שונים:

גדלי הטרנזיסטורים של תא ה-SRAM (איור 2) יהיו תלויים בספרות תעודת הזהות של כל סטודנט. יהיו x, y הספרה האחרונה בת"ז של כל סטודנט. לפיכך, נקבע את גדלי הטרנזיסטורים להיות:

NMOS:
$$\left\{ M_1 = M_2 = \frac{(540 + 5x)nm}{(180 + 5y)nm} \right\}$$
, $\left\{ M_3 = M_4 = \frac{(360 + 5x)nm}{(180 + 5y)nm} \right\}$

PMOS:
$$\left\{ M_5 = M_6 = \frac{(360 + 5x)nm}{(270 + 5y)nm} \right\}$$

- מדוע לדעתכם נבחרו גדלי טרנזיסטורים כאלו? יש להסביר בצורה איכותית בלבד.
- בנו את תא ה-SRAM לפי הפרמטרים המתבקשים. כמו כן, בנו 2 תאים (cellviews) עבור טרנספורמציות סיבוב.
- בנו תא TB ומקמו (instansiate) מקורות מתח, 2 תאי SRAM, 2 טרנספורמציות סיבוב, ומקור על המשתנה u. מדדו את SNM HOLD.
- קבעו את האותות WL, BL, BLB להיות כאלו המתאימים למצב WL, BL, BLB. הסבירו למה הם אכן מתאימים .Т
- (עבור כל אחת מן ה"כנפיים"). כדאי א $SNMleft,\ SNMright,\ SNM$ עבור: ADEXL- כתבו ביטויים להשתמש בפונקציות: cross (ניתן לשאול מתי חיסור בין הגרפים שווה ל-0), clip (בעזרתה ניתן לחתוך רק חלק רצוי מהגרף), abs (ערך מוחלט), ymax, ymin (ערכים מקסימליים ומינימליים של גרף, בהתאמה), min (מינימום מתוך כמה ערכים) ועוד.
- הראו את ה-Butterfly Curves שהתקבלו. כמו כן מדדו את Butterfly Curves, ובדקו האם התוצאה הגיונית. מהו ה-SNM המתקבל?
- במצב קריאה, W של איזה טרנזיסטור היינו צריכים L במצב קריאה, L קבוע, אם היינו רוצים להגדיל את ?Access, PU, PD להגדיל לעומת מי?
- ח. בהתאם לתשובתכם, הגדירו פרמטרים מתאימים עבור הרוחב של הטרנזיסטורים. קבעו spec לקבלת SNMread גדול ב-150mV לעומת המצב הקיים והריצו אופטימיזציה לקבלת גדלי הטרנזיסטורים
- חזרו על סעיפים ד'- ח' עבור SNMwrite, לפי ההגדרה הבאה, אשר ניתנה בהרצאה (יש עוד הגדרות):



.clip לשם כך תצטרכו להסתכל רק על הגרפים עבור u>0, ולכן כדאי להשתמש בפונקציה

הריצו Monte-Carlo עם 200 דגימות. הציגו היסטוגרמה + פונקציית צפיפות הסתברות של SNMread ו- SNMwrite וודאו שאתם מקבלים תוצאות הגיוניות.

BEN - GURION UNIVERSITY OF THE NEGEV

Department of Electical and Computer Engineering




2. מדידת הספקים של התא:

- א. מדדו את זרמי הזליגה מתא הזיכרון שלכם. מהם מקורות הזליגה העיקריים? במידה והייתם מממשים cache בגודל 1MB, מה היה ההספק הסטטי של הזיכרון שלכם (בהנחה שכל ההספק מגיע מהתאים עצמם)?
- <u>הערה</u>: יש לקבוע ערכים התחלתיים בתא באמצעות Node-Set על מנת לקבל ערכים נכונים.
- ב. מדדו את זמן הכתיבה לתא עבור כתיבת "0" וכתיבת "1" (יש למדוד את הזמן שלוקח לערך בתא להשתנות מ- $0.0V_{0.0}$ 0.1 $V_{0.0}$ 0.1 $V_{0.0}$ 1 ולהיפך).
 - ג. מדדו את ההספק הדינמי הנדרש לצורך ביצוע פעולת כתיבה לתא.

3. בניית Layout לתא בודד:


עבור 60 λx 60 λ לתא בעזרת איור 4 ובדקו שעובר DRC א. בנו Layout א. בעזרת איור 4 ובדקו שעובר התא הבסיסי).

<u>הערה</u>: יש לתכנן את התא מראש כך שדיפוזיות ומתכות יתחברו היטב כשתשלבו את התא בתוך מערך.



איור 4 – דיאגרמת מקלות של תא זיכרון מבוסס 6T SRAM.

- ב. בדקו שהתא עובר LVS (ניתן לבצע חיבורים זמניים ולבצע התאמות לתא בהמשך).
 - ג. קבעו גבולות P&R לתא הבסיסי. מה גודל התא שהתקבל?
- הערה: גבול התא מסמל את מקום השכפול במערך, לכן יש לקחת בחשבון חיבורים חופפים. ד. בצעו PEX והציגו את ערכי הנגדים והקבלים הפרזיטיים.
 - ה. העריכו את קיבול ה-BL ו-WL עבור מערך בגודל 8x8.
 - ו. בצעו סימולציית SNM ל-3 המצבים (Hold, Write, Read) עבור ה-SNM ובצעו הישולציית השולציית בצעו סימולציית שקיבלתם בחלק הראשון.







4. בניית במערך 8x8 מבוסס 6T SRAM

א. כעת עליכם לבנות את המערך בצורה היררכית (איור 5) לקבלת מערך זיכרון של 8x8. קבעו מה הם הטרמינלים הנדרשים (כניסות ויציאות) למודול זה.

הערה: ניתן להשתמש בשיטת Bus Notation בכדי להימנע משרטוט של 8 קווים נפרדים לכל קבוצת קווים.



איור 5 – מבנה היררכי של מערך הזיכרון.



איור 6 – קונפיגורציה של קו ה-WL וקווי ה-BL.

- ב. צרו סימולציה ובדקו שאתם יכולים לבצע כתיבה לתא שבשורה 4, עמודה 6.
- ג. בנו Layout למערך באופן המינימלי ביותר. נא להקפיד על שיתוף קווי אספקה, Wells ודיפוזיות במידה וניתן. יש לעבור LVS ,DRC,

הערה: את התאים יש לשקף סביב ציר x על מנת לשתף קווי אספקה, Bulk, Well.