# 中国科学技术大学计算机学院 《数字电路实验》报告



实验题目: 使用 Vivado 进行仿真

学生姓名: \_\_\_\_李远航\_\_\_\_

学生学号: \_\_\_\_PB20000137\_\_\_\_

完成日期: \_\_\_2021.11.18\_\_\_

计算机实验教学中心制 2020年09月

## 【实验题目】

## 使用 Vivado 进行仿真

## 【实验目的】

- 熟悉 Vivado 软件的下载,安装及使用
- 学习使用 Verilog 编写仿真文件
- 学习使用 Verilog 进行仿真,查看并分析波形文件
- 能够设计仿真简单逻辑电路

# 【实验环境】

- PC 一台
- Windows 10 操作系统
- Vivado 2020.2

### 【实验练习】


#### 1. 仿真文件代码及波形如下

```
`timescale Ins / 1ps
p module test_bench();
    reg a,b;
p initial
p begin
    a = 1;
    b = 0;
    #100 b = 1;
    #100 a = 0;
    #75 b = 0;
    #75 b = 1;
    #50 $finish;
end
endmodule
```



## 2. 3. 对题目中的代码稍作修改 避免开始一段未定义情况

```
`timescale 1ns / 1ps
                                                         module d_ff_r (input clk, rst_n, d,
module test_bench();
                                                                        output reg q);
     reg clk, RST_N, D;
                                                             always @(*)
                                                             begin
     d_ff_r d_ff_r(.clk(clk),.rst_n(RST_N),.q(q),.d(D));
                                                                 if(rst_n==0)
     initial begin
                                                                     q<=1'b0;
         forever #5 clk = ~clk;
                                                             end
                                                             always @(posedge clk)
     initial begin
                                                             begin
        RST_N = 0;
                                                                 if (rst_n == 0)
        D
               = 0;
                                                                     q <= 1'b0;
        #12.5 D = 1;
                                                                 else
         #15 RST_N = 1;
                                                                     q <= d;
         #10 D
               = 0;
         #30 $finish;
                                                             end
     end
                                                         endmodule
endmodule
```




#### 4. Verilog 代码、仿真文件、波形如图所示

```
module dec_38(input [2:0] A,
                                             `timescale 1ns / 1ps
             input E1,
                                           module test_bench ();
             input E2_low,
                                               reg [2:0] A;
             input E3_low,
                                                reg E1, E2_low, E3_low;
             output reg [7:0] Y);
                                                wire [7:0] Y;
                                                dec_38 dec_38(.A(A),.E1(E1),.E2_low(E2_low),.E3_low(E3_low),.Y(Y));
always @ (A or E1 or E2_low or E3_low)
                                          )
                                                initial
begin
                                               begin
   if (E1 && ~E2_low && ~E3_low)
                                                   E1 = 1; E2_low
                                                                     = 0; E3_1ow = 0;
       case(A)
                                                       = 3'b000;
                                                    Α
           3'b000 : Y = 8'b111111110;
                                                    #20 A = 3'b001;
           3'b001 : Y = 8'b111111101;
                                                    #20 A = 3'b010;
           3'b010 : Y = 8'b11111011;
                                                    #20 A = 3'b011;
           3'b011 : Y = 8'b11110111;
                                                    #20 A = 3' b100;
           3' b100 : Y = 8' b11101111;
                                                   #20 A = 3' b101;
           3'b101 : Y = 8'b11011111;
                                                  #20 A = 3' b110;
           3'b110 : Y = 8'b10111111;
                                                  #20 A = 3'b111;
           3'b111 : Y = 8'b011111111;
                                                  #20 $finish;
           default : Y = 8'b11111111;
                                         ) end
       endcase
                                          ) endmodule
   else
       Y = 8' b11111111;
endmodule
```

#### 3-8 译码器

仿真文件



波形

# 【总结与思考】

- 本次实验难度适中
- 学习了使用 Vivado 对 Verilog 代码进行仿真
- 学会了验证设计的 Verilog 代码的正确性
- 实验可以再增加一些使用 Vivado 进行仿真的例子