中国科学技术大学计算机学院 《数字电路实验》报告



实验题目: FPGA 原理及 Vivado 综合

学生姓名: ____李远航____

学生学号: <u>PB20000137</u>

完成日期: ___2021.11.25___

计算机实验教学中心制 2020年09月

【实验题目】

FPGA 原理及 Vivado 综合

【实验目的】


- 了解 FPGA 工作原理
- 了解 Verilog 文件和约束文件在 FPGA 开发中的应用
- 学会使用 Vivado 进行 FPGA 开发的完整流程
- 学会使用 FPGAOL 实验平台

【实验环境】

- PC 一台
- Windows 10 操作系统
- fpgaol. ustc. edu. cn 线上实验平台
- Logisim 模拟工具
- Vivado 2020.2

【实验练习】

1. 电路及配置数据如图所示(A端口未使用)



2. XDC 文件如图所示(将题目中的 led 或 sw 端顺序颠倒)

```
## Clock signal
#create_clock -add -name sys_clk_pin -period 10.00 -waveform {0 5} [get_ports {CLK100MHZ}];
## FPGAOL BUTTON & SOFT_CLOCK
## FPGAOL LED (signle-digit-SEGPLAY)
set_property -dict { PACKAGE_PIN E18
      IOSTANDARD LVCMOS33 } [get_ports { led[5] }];
## FPGAOL SWITCH
```

烧写后的截图




图 2.1

3. 由于并未使用所有输出的数据,在生成 bit 流之前需要增加如图所示的 tcl 文件,以免生成出现错误

```
set_property SEVERITY {Warning} [get_drc_checks NSTD-1]
set_property SEVERITY {Warning} [get_drc_checks RTSTAT-1]
set_property SEVERITY {Warning} [get_drc_checks UCIO-1]
```

a) 30 位计数器 Verilog 代码及. xdc 约束文件

```
module count(
   input clk, rst,
   output reg [29:0] out);
   always@(posedge clk or posedge rst)
    if(rst==1||out==30'b11_1111_1111_1111_1111_1111_1111)
      out<=30' b0;
    else
      out <= out +30' b1;
   end
  endmodule
## Clock signal
#create_clock -add -name sys_clk_pin -period 10.00 -waveform {0 5} [get_ports {CLK100MHZ}];
## FPGAOL BUTTON & SOFT CLOCK
## FPGAOL LED (signle-digit-SEGPLAY)
```

b) 32 位计数器 Verilog 代码及. xdc 约束文件

```
module count(
  input clk.rst.
  output reg [31:0] out);
  always@(posedge clk or posedge rst)
   if(rst==1||out==32'b1111_1111_1111_1111_1111_1111_1111)
    out<=32' b0:
    out<=out+32' b1:
  end
  endmodule
## Clock signal
```

运行截图:




图 3.1

结果对比:两种计数器烧写之后 led 的变化基本相同,32 位计数器烧写的二 FPGA led 灯变化的速度更慢

时钟信号:每个时钟信号上升沿,计数器加1

【总结与思考】

- 本次实验难度适中,任务量正常,难度适中
- 学会调整. xdc 约束文件
- 学会了使用 vivado 生成 bit 流文件,对 FPGA 进行烧写
- 学习了完整的 FPGA 开发过程
- 希望实验过程可以增加更多对 FPGA 开发步骤的演示