中国科学技术大学计算机学院 《数字电路实验》报告



实验题目: Verilog 硬件描述语言

学生姓名: 李远航____

学生学号: ____PB20000137____

完成日期: ___2021.11.13___

计算机实验教学中心制 2020年09月

【实验题目】

Verilog 硬件描述语言

【实验目的】

- 掌握 Verilog HDL 常用语法
- 能够熟练阅读并理解 Verilog 代码
- 能够设计较复杂的数字功能电路
- 能够将 Verilog 代码与实际硬件相对应
- 能够理解 Verilog 不同运算符的计算方法

【实验环境】

- PC 一台
- Windows 10 操作系统

【实验练习】

1. if else 只能用在 always 内部

4. assign 不可以给 reg 赋值, 模块实例化格式错误

5. 端口定义不准确,模块实例化不能存在于 always 语句中

【总结与思考】

- 本次实验难度适中,任务量较小
- 基本掌握了 Verilog 的语法
- 能够自主理解编写 Verilog 代码
- 学会设计较为复杂的数字逻辑电路
- 能够将 Verilog 代码与实际硬件相对应