# 中国科学技术大学计算机学院 《数字电路实验》报告



实验题目: 简单时序逻辑电路

学生姓名: 李远航\_\_\_\_

学生学号: \_\_\_\_PB20000137\_\_\_\_

完成日期: 2021.11.03

计算机实验教学中心制 2020年09月

# 【实验题目】

## 简单时序逻辑电路

# 【实验目的】


- 掌握时序逻辑相关器件的原理及底层结构
- 能够用基本逻辑门搭建各类时序逻辑器件
- 区分组合逻辑电路与时序逻辑电路
- 能够理解同步置位、异步置位、同步复位、异步复位之间的区别
- 能够使用 Verilog HDL 设计简单逻辑电路
- 进一步了解 Verilog 相关语法

# 【实验环境】


- PC 一台
- Windows 10 操作系统
- Java 8 (64 bit)
- Logisim 仿真工具

# 【实验过程】


1. 搭建双稳态电路, 搭建如下图所示的电路:



## 2. 搭建 SR 锁存器,观察电路特性



## 3. 搭建 D 锁存器



观察发现当 CLK 为高电平时, Q 信号会随 D 的变化而变化, CLK 为低电平时, Q 保持之前的值不变

## 4. 搭建 D 触发器





图 4.1


观察电路特性发现,在每一个 CLK 的上升沿,Q 信号会变为此时 D 的值,其他时刻,Q 的值保持不变,对应的 Verilog 代码如下:

## 搭建同步复位的 D 触发器及其 Verilog 代码



#### 异步复位的 D 触发器 Verilog 代码:

#### 5. 搭建寄存器




该寄存器能够存储 4bit 的数据,在时钟上升沿,复位信号为高电平时,将 输入值存储到输出端,其 Verilog 代码如下:

```
module REG4 (input CLK, RST_N,
             input [3:0] D_IN,
             output reg [3:0] D_OUT);
    always @(posedge CLK)
    begin
        if (RST_N == 0)
            D_OUT <= 4'b0;
        else
            D_OUT <= D_IN;</pre>
    end
endmodule
```

#### 6. 搭建简单时序逻辑电路


在 Logism 中利用寄存器搭建如下所示的循环计数器:



当复位信号高电平,随着 CLK 的变化,输出端从 0~15 再变回 0 Verilog 代码如下:

# 【实验练习】


1. 使用与非门搭建 SR 锁存器



S	R	Q	~Q
0	0	1	1
0	1	1	0
1	0	0	1
1	1	X	X


表 1: 电路特性

2. 使用 D 锁存器搭建出如图所示的 D 触发器,以及对应的 Verilog 代码




题图 2.1

3. 异步复位的 D 触发器如图所示,使用 SR 锁存器,RST 从 1 变成 0 时,Q 置 0




 $0^{\sim}15$  循环计数的 4bit 计数器如图所示,RST 从 1 变 0 时,输出端置 0:




对应循环计数器的 Verilog 代码:

## 4. 循环递减的计数器需要用到异步复位为 1 的 D 触发器,如图所示:



题图 4.1


如图所示对于不同位选用复位值不同的触发器,以此达到复位 9 的目的,同时在检测到输出值变成 4'b1111时同时触发复位信号,可以得到符合题意的电路,虽然输出端经历短暂的 4'b1111的状态,但是属于复位为 9 的时钟脉冲:



题图 4.2

## Verilog 代码如下:

5. 在复位端加上一个非门就可以使得复位信息高电平有效,选用题目3的电路和 Verilog 代码进行修改:



## 【总结与思考】

- 学习了时序逻辑相关器件的原理及底层结构
- 学会使用基本逻辑门搭建各类时序逻辑器件
- 学会使用 Verilog HDL 设计简单逻辑电路
- 更加深刻认识到组合逻辑电路与时序逻辑电路的区别
- 本次实验较之前几次实验任务量稍大,难度有提高