中国科学技术大学计算机学院 《数字电路实验》报告



实验题目: FPGA 实验平台及 IP 核使用

学生姓名: 李远航____

学生学号: PB20000137___

完成日期: ____2021.12.02___

计算机实验教学中心制 2020年09月

【实验题目】

FPGA 实验平台及 IP 核使用

【实验目的】

- 熟悉 FPGAOL 在线实验平台结构及使用
- 掌握 FPGA 开发各关键环节
- 学会使用 IP 核 (知识产权核)
- 学会使用时分复用法节省端口

【实验环境】

- PC 一台
- Windows 10 操作系统
- Vivado 2020.02
- fpgaol.ustc.edu.cn

【实验练习】

1. 例化一个 16*8bit 的 ROM,输入端口由四个开关控制,输出到七段数码管上,控制数码管显示与开关相对应的十六进制数字




图 1.1 COE 文件

```
13 | set_property -dict { PACKAGE_PIN C17 | IOSTANDARD LVCMOS33 } [get_ports { spo[0] }];
15 | set_property -dict { PACKAGE_PIN E18 | IOSTANDARD LVCMOS33 } [get_ports { spo[2] }];
17 | set_property -dict { PACKAGE_PIN D17 | IOSTANDARD LVCMOS33 } [get_ports { spo[4] }];
19
20
21
23
## FPGAOL SWITCH
24
```

图 1.2 XDC 文件




图 1.3 运行截图

2. 先写出一个模 10 的计数器, 然后以 5 为分界线, 分别对应第一个和第二个数码管, 将开关的十六进制数值分别传给两个数码管

```
| module temprunner(
                                                    assign pulse = (cnt>4'h5);
      input clk, rst,
                                                    always@(posedge clk)
      input [7:0] sw,
                                                         if (pulse)
      output reg [2:0] sel,
                                                        begin
      output reg [3:0] out);
                                                             sel<=3' b000;
      reg [3:0] cnt;
                                                             out <= sw[3:0];
      wire pulse;
                                                         end
     always@(posedge clk)
                                                         else
     begin
                                                        begin
          if (rst)
                                                             sel<=3' b001:
              cnt \le 4' h0:
                                                             out \le sw[7:4]:
          else if(cnt>=9)
              cnt <= 4'h0;
                                                endmodule
          else
              cnt <= cnt + 4' h1;
      end
```

图 2.1 Verilog 代码

图 2.2 XDC 文件




图 2.3 运行截图

3. 首先利用 100MHz 的时钟信号生成 10Hz 的脉冲信号 pulse_10hz,利用该脉冲信号来记录时间,然后建立计数器来决定不同时刻输出不同信号到不同的数码管口

```
module fun(
                                                always@(posedge clk)
                                                begin
   input clk, rst,
    output reg [3:0] out,
                                                    if(rst)
                                                        ti<=16' h1234;
    output reg [2:0] select);
                                                    else if(pulse_10hz)
    reg [15:0] ti;
    reg [23:0] cnt;
                                                    begin
    wire pulse_10hz;
                                                        if(ti>=16'h9599)
    reg [4:0] for_sel;
                                                        begin
                                                             ti<=16' h1234;
    always@(posedge clk)
                                                        else if(ti[11:0]>=12'h599)
    begin
        if(for_sel>=5' d16 | |for_sel<5' d0)
                                                        begin
           for_sel <= 5' d0000;
                                                            ti[15:12]<=ti[15:12]+4'h1;
                                                             ti[11:0]<=12'h0;
            for_sel <= for_sel + 5'b0001;
                                                        else if(ti[7:0] >= 8'h99)
    end
                                                             ti[11:8]<=ti[11:8]+4'h1;
    always@(posedge clk)
                                                            ti[7:0]<=8'h0:
    begin
        if(for_sel==5'd0)
                                                        end
                                                        else if(ti[3:0]>=4'h9)
            select<=3' b000;
        else if(for_sel==5'd4)
                                                        begin
            select<=3' b001;
                                                            ti[7:4]<=ti[7:4]+4'h1;
                                                            ti[3:0]<=4'h0:
        else if(for_sel==5'd8)
            select<=3' b010;
                                                        end
        else if(for_sel==5'd12)
                                                        else
            select<=3' b011:
                                                            ti<=ti+16' h1:
    end
    always@(posedge clk)
   begin
                                                always@(posedge clk)
       if(rst)
                                                begin
           cnt <= 24' d0:
                                                    if(for_sel==5'd0)
                                                         out<=ti[3:0];
        else if(cnt>=24'd10000000)
                                                    else if(for_sel==5'd4)
           cnt <= 24' d0;
                                                        out<=ti[7:4];
                                                   else if(for_sel==5'd8)
           cnt <= cnt + 24' d1;
                                                        out<=ti[11:8];
                                                    else if(for_sel==5'd12)
    assign pulse_10hz = (cnt == 24'd0);
                                                        out<=ti[15:12];
                                                end
                                            endmodule
```

图 3.1 Verilog 代码

图 3.2 XDC 约束文件



图 3.3 运行截图

【总结与思考】

- 本次实验难度较大,任务量较多
- 学会了使用 ip 核
- 学习了时分复用的方法
- 更加熟悉了 Verilog 代码
- 希望本次实验可以增加更多的演示内容