

Министерство образования Российской Федерации Московский Государственный Технический Университет им. Н.Э. Баумана

Отчет по лабораторной работе №4 По курсу «Архитектура ЭВМ» На тему: «Счетчики»

Студентка Мищенко М. В. Группа ИУ7-45

Цель работы:

изучение принципов построения счетчиков, овладение методом синтеза синхронных счетчиков, экспериментальная оценка динамических параметров счетчиков, изучение способов наращивания разрядности синхронных счетчиков.

Теоретические сведения

Счетчик - операционный узел ЭВМ, предназначенный для выполнения счета, кодирования в определенной системе счисления и хранения числа сигналов импульсного типа, поступающих на его счетный вход.

Кроме микроопераций счета, счетчики могут выполнять микрооперации установки произвольного состояния (запись числа параллельным кодом) и установки в нулевое или начальное состояние.

Счетчик состоит из разрядных схем, связанных между собой и содержащих триггеры и комбинационные схемы. Для счета и кодирования счетных сигналов наиболее широко применяется двоичная система счисления, а также двоично-кодированные системы, в которых цифры 0, 1, 2, ... кодируются многоразрядными двоичными кодами, последовательно изменяющимися на единицу, начиная с начального. В качестве начального кода часто применяется нулевой код 000...0.


Конкретное значение цифрового кода фиксируется в триггерах (разрядах) счетчика и называется состоянием счетчика.

Порядок изменения состояния, начиная с нулевого, когда значения кодов состояний отличаются на единицу от кодов предыдущих состояний, называется естественным.

Порядок изменения состояний называется произвольным, если значения кодов соседних состояний могут отличаться больше, чем на единицу.

Счетчики с произвольным порядком изменения состояний называют также пересчетными схемами.

Задание №1. Счётчик на Т-триггерах



Задание №2. Счётчик на ЈК-триггерах (Вариант 15)

Набор переменных 0,1,3,4,5,7,11,12,13,15


Таблица преобразований

	q3	q2	q1	q0	q3′	q2′	q1′	q0′	J3	К3	J2	K2	J1	K1	J0	K0
	0	0	0	0	0	0	0	1	0	λ	0	λ	0	λ	1	λ
	0	0	0	1	0	0	1	1	0	λ	0	λ	1	λ	λ	0
	0	0	1	1	0	1	0	0	0	λ	1	λ	λ	1	λ	1
	0	1	0	0	0	1	0	1	0	λ	λ	0	0	λ	1	λ
	0	1	0	1	0	1	1	1	0	λ	λ	0	1	λ	λ	0
	0	1	1	1	1	0	1	1	1	λ	λ	1	λ	0	λ	0
)	1	0	1	1	1	1	0	0	λ	0	1	λ	λ	1	λ	1
	1	1	0	0	1	1	0	1	λ	0	λ	0	0	λ	1	λ
2	1	1	0	1	1	1	1	1	λ	0	λ	0	1	λ	λ	0
	1	1	1	1	0	0	0	0	λ	1	λ	1	λ	1	λ	1

Построение счётчика с помощью карт Карно:

	J3		q3	\q2		J2		q3	\q2	
	q1\q0	00	01	11	10	q1\q0	00	01	11	10
	00	0	0	λ		00	0	λ	λ	
	01	0	0	λ		01	0	λ	λ	
	11	0	1	λ	λ	11	1	λ	λ	1
	10					10				
	К3		q3	\q2		K2		q3	\q2	
	q1\q0	00	01	11	10	q1\q0	00	01	11	10
	00	λ	λ	0		00	λ	0	0	
	01	λ	λ	0		01	λ	0	0	
	11	λ	λ	1	0	11	λ	1	1	λ
	10					10				
	J1		q3\q2			 JO	'	q3\	~2	·
-	q1\q0	00	01	11	10	q1\q0	00	01	11	10
-	00	0	0	0		00	1	1	1	
	01	1	1	1		01	λ	λ	λ	
	11	λ	λ	λ	λ	11	λ	λ	λ	λ
	10					10				
	K1		q3\	q2		КО		q3\	g2	
	q1\q0	00	01	11	10	q1\q0	00	01	11	10
	00	λ	λ	λ		00	λ	λ	λ	
	01	λ	λ	λ		01	0	0	0	
	11	1	0	1	1	11	1	0	1	1
	10					10				
_						 				

J3 = q1 & q2	K3 = q1 & q2 & q3
J2 = q1	K2 = q1
J1 = q0	K1 = !q3 & !q2 q3
J0 = 1	K0 = q1 & !q3 & !q2 q1 & q3
1	



Схема, построенная на основе карт Карно.

Задание №3

Исследование четырёхразрядного синхронного суммирующего счётчика с параллельным переносом. Проверить работу счётчика - от одиночных импульсов, подключив к прямым выходам разрядов световые индикаторы, - от импульсов генератора. Просмотреть на экране логического анализатора (осциллографа) временную диаграмму сигналов на входе и выходах счетчика, провести анализ временной диаграммы сигналов счетчика. Измерить время задержки распространения счетчика и максимальную частоту счета. Таблица чисел от 0 до 10

Q3	Q2	Q1	Q0	Q3 *	Q2 *	Q1 *	Q0 *	J3	K3	J2	K2	J1	K1	J0	K0
0	0	0	0	0	0	0	1	0	α	0	α	0	α	1	α
0	0	0	1	0	0	1	0	0	α	0	α	1	α	α	1
0	0	1	0	0	0	1	1	0	α	0	α	α	0	1	α
0	0	1	1	0	1	0	0	0	α	1	α	α	1	α	1
0	1	0	0	0	1	0	1	0	α	α	0	0	α	1	α
0	1	0	1	0	1	1	0	0	α	α	0	1	α	α	1
0	1	1	0	0	1	1	1	0	α	α	0	α	0	1	α
0	1	1	1	1	0	0	0	1	α	α	1	α	1	α	1
1	0	0	0	1	0	0	1	α	0	0	α	0	α	1	α
1	0	0	1	1	0	1	0	α	0	0	α	1	α	α	1
1	0	1	0	0	0	0	0	α	1	0	α	α	1	0	α

J2 = q1&q0

J3 = q0&q1&q2								
Q3Q2 Q1Q0	00	01	11	10				
00	0	0	_	α				
01	0	0	_	α				
11	0	1	_	_				
10	0	0	_	α				

Q3Q2 Q1Q0	00	01	11	10
. 00	0	α	_	0
01	0	α	_	0
11	1	α	_	_
10	0	α	_	0

K3 = q1

Q3Q2 Q1Q0	00	01	11	10
00	α	α	_	0
01	α	α	_	0
11	α	α	_	_
10	α	α	_	1

K2 = q1&q0

Q3Q2 Q1Q0	00	01	11	10
00	α	0	ı	α
01	α	0	ı	α
11	α	1	_	_
10	α	0	-	α

K1 = q0 | q3

Q3Q2 Q1Q0	00	01	11	10
11	1	1	_	_
10	0	0	_	1

J1 = q0

Q3Q2 Q1Q0	00	01	11	10
00	0	0	_	0
01	1	1	_	1
11	α	α	_	_
10	α	α	_	α


J0 = !q1 | !q3

		9.1.95		
Q3Q2 Q1Q0	00	01	11	10
00	1	1		1
01	α	α	_	α
11	α	α	_	_
10	1	1	_	0


Q1Q0 Q3Q2	00	01	11	10
00	α	α	-	α
01	α	α	_	α


K0 = 1


Q3Q2 Q1Q0	00	01	11	10
00	α	α	-	α
01	1	1	-	1
11	1	1		_
10	α	α	_	α



Задание №4. Исследование четырёхразрядного синхронного суммирующего счётчика с параллельным переносом ИС К555ИЕ9, аналог ИС 74LC160







Задание №5. Наращивание разрядности счётчиков до четырёх секций

