#### Специфікація на пристрій

#### 1. Загальний опис та блок-схема пристрою.

Пристрій, що буде розроблений в рамках даного курсу, являє собою генератор сигналу з двійковою кутовою модуляцією — Binary angle modulation (BAM) — котра є аналогом широтно-імпульсної модуляції сигналу, з функцією виведення відомостей про сигнал, що генерується, на VGA-дисплей.

Загальна блок-схема пристрою наведена на Рисунку 1.




Рисунок 1 — Загальна блок-схема пристрою.

## 2. Внутрішня структура пристрою.

Детальне влаштування пристрою наведено на Рисунку 2.

Як можна бачити з блок-схеми, пристрій складається з:

- Блоку прийому та обробки конфігураційних даних пристрою на вхід якого приходять сигнали, що являють собою значення параметрів роботи пристрою сигнал увімкнення/вимкнення пристрою, значення коефіцієнту заповнення ВАМ-сигналу, що генеруватиметься, значення коефіцієнту ділення вхідної тактової частоти для подальшого тактування модуля ВАМ, сигнали дозволу «захоплення» введених конфігураційних параметрів коефіцієнту заповнення та коефіцієнту ділення тактової частоти, сигнал перемикання вибраного для налаштувань та відображення параметрів каналу, сигнал увімкнення/вимкнення генерації ВАМ-сигналу на вибраному каналі. Даний блок також виконує функцію позбавлення від «брязкоту контактів» при «захопленні» та збереженні введених конфігураційних параметрів;
- Блоку генерації ВАМ-сигналу котрий реалізує генерацію ВАМ-сигналу з заданими користувачем параметрами. Частота згенерованого ВАМ-сигналу визначається частотою тактового сигналу модуля генерації ВАМ-сигналу. За допомогою модуля подільника вхідної тактової частоти, є можливість зміни

- даного значення, шляхом ділення вихідної тактової частоти сигналу на значення, що конфігурується користувачем;
- Блоку генерації VGA-відеосигналу котрий складається з пам'яті знакогенератора, пам'яті дисплея, модуля генерації сигналів VGA-інтерфейсу значень яскравості RGB-кольорів, сигналів вертикальної та горизонтальної синхронізації, а також модуля подільника вихідної тактової частоти до значення, передбаченого «таймінгами» обраного режиму відображення;
- Цифро-аналогового перетворювача який перетворює вхідні цифрові значення яскравості відповідних кольорів на відповідні аналогові значення, які використовуються при підключенні до VGA-дисплею;




Рисунок 2 — Внутрішня структура пристрою.

## 3. Опис портів вводу-виводу.

Вхідні порти пристрою:

- Увімкнення/вимкнення пристрою 1 розряд перемикач-джампер;
- Налаштування коефіцієнту заповнення 8 розрядів перемикачіджампери;
- Налаштування параметрів подільника частоти сигналу тактування для модуля ВАМ — 3 розряди — перемикачі-джампери;

- Захоплення вхідного значення коефіцієнту заповнення 1 розряд тактова кнопка (з самоповерненням);
- Захоплення вхідного значення параметрів подільника частоти сигналу тактування для модуля BAM 1 розряд тактова кнопка;
- Перемикання вибраного каналу для налаштування параметрів генерації ВАМ-сигналу та відображення їх на дисплей 1 розряд тактова кнопка;
- Увімкнення/вимкнення генерації ВАМ-сигналу на вибраному каналі 1 розряд тактова кнопка;

## Вихідні порти пристрою:

- 8 каналів згенерованого ВАМ-сигналу;
- Сигнали VGA-інтерфейсу для підключення до монітору аналогові: R, G, B, цифрові: сигнали вертикальної та горизонтальної синхронізації;

## 4. Характеристики в часовій та частотній області.

Вихідна частота тактового сигналу, що здійснює тактування пристрою — 50 МГц.

За допомогою модуля подільника частоти відбувається її ділення відповідно до заданих користувачем параметрів, для отримання тактового сигналу, що буде використовуватись модулем ВАМ.

За допомогою відповідного подільника частоти, здійснюється також її ділення до значення, що передбачається параметрами-«таймінгами» VGA — 25 МГц.

## 5. Очікувана кількість логічних елементів.

Очікувана кількість логічних елементів, необхідних для реалізації описаного вище функціоналу — 300-400 одиниць.

## 6. Тип корпусу.

Cyclone II EP2C35F672C6 — FineLine BGA 672-pin package.

## 7. Принцип та порядок тестування.

- Перевірка функції вмикання-вимикання роботи пристрою;
- Перевірка функції «захоплення» заданих користувачем значень коефіцієнту заповнення сигналу відповідного каналу;
- Перевірка функції «захоплення» заданого користувачем значення коефіцієнту ділення вхідної тактової частоти модуля ВАМ;
- Перевірка функції вибору каналу генерації ВАМ-сигналу, параметри якого конфігуруватимуться;
- Перевірка генерації ВАМ-сигналу на активних каналах;
- Перевірка функції активації-деактивації генерації ВАМ-сигналу на вибраному каналі;

• Перевірка правильності відображення параметрів сигналу, що генерується, на VGA-дисплеї;

## 8. Опис рішень, що були прийняті в процесі роботи над проектом.

Отримана у підсумку реалізація володіє наступними особливостями: перш за все, з метою зменшення складності реалізації, було прийнято рішення скоротити кількість каналів модуля ВАМ з восьми до одного, чого цілком достатньо для демонстрації роботи пристрою. Відповідно, прибрано було також вхід перемикання вибраного каналу для налаштування параметрів генерації ВАМ-сигналу та відображення їх на дисплей. Також було прийнято рішення не реалізовувати блок ліквідації «брязкоту контактів», так як, як показала практика, при демонстрації можна обійтися без даного блоку. Подільник вхідної тактової частоти, що зображений в блоці генерації ВАМ-сигналу, був реалізований не у вигляді модуля, а у вигляді звичайного лічильника у тор-модулі. Також було додатково реалізовано функцію виведення зображення на дисплей, працездатність чого було випробувано при виведенні тестового зображення з роздільною здатністю 128х160 пікселів.

Таким чином, в кінцевій реалізації наявні входи: увімкнення/вимкнення пристрою (1 розряд), скидання (1 розряд), увімкнення/вимкнення генерації ВАМ-сигналу (1 розряд), вибору режиму — відображення тексту/зображення, входи налаштування параметрів переддільника (3 розряди), входи налаштування duty cycle для модулю ВАМ (8 розрядів).

Виходи — вихід ВАМ-сигналу (1 розряд), вихід індикації активного режиму модуля ВАМ (1 розряд), вихід індикації стану пристрою (увімкнений/вимкнений) (1 розряд), вихід індикації процесу захоплення (latching'y) вхідних конфігураційних даних (1 розряд), а також виходи VGA-сигналів: R, G, B — 8-розрядні, VGA\_CLK, VGA\_HS, VGA\_VS, VGA\_SYNC, VGA\_BLANK — однорозрядні.

#### Компіляція проекту в середовищі Quartus II

Результати компіляції проекту наведені на Рисунку 3.1.

Flow Status	Successful - Mon Jan 20 13:57:10 2020
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	vga_project
Top-level Entity Name	vga_top
Family	Cyclone II
Device	EP2C35F672C6
Timing Models	Final
Total logic elements	1,011 / 33,216 ( 3 % )
Total combinational functions	1,010 / 33,216 ( 3 % )
Dedicated logic registers	147 / 33,216 ( < 1 % )
Total registers	147
Total pins	52 / 475 ( 11 % )
Total virtual pins	0
Total memory bits	96 / 483,840 ( < 1 % )
Embedded Multiplier 9-bit elements	0 / 70 (0 %)
Total PLLs	0/4(0%)

Рисунок 3.1 — Результати компіляції проекту в середовищі Quartus II.

Як можна бачити з вищенаведеного рисунку, для реалізації описаного функціоналу знадобилось 1011 логічних елементів, з яких 1010 — комбінаційні функції, 147 — регістри.

Більш детальна інформація про використання ресурсів наведена в вікні «Resource section» звіту з компіляції.




Рисунок 3.2 — Доступні для перегляду вкладки вікна «Resource section».

# Схема пристрою в RTL Viewer:




Рисунок 3.3 — Схема в RTL Viewer.